Многовходовый логический модуль

 

Изобретение относится к микроэлектронике и импульсной технике и предназначено для реализации фундаментальных (элементарных) симметрических булевых функций п переменных. Сущность изобретения: модульсодержит п элементов НЕ 1i- 1б. 2п-2 элементов И 2i-2 io, n-1 групп элементов 2-2И-2ИЛИ 3i-7s, n информационных шин 8i-8e и п+1 выходных шин 9i-9e. 4 ил. .гп г-1,,

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„ Ж„„1793547 А1 (я)5 H 03 М 7/22

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР)

l,.:"-- : " . :яу Р !":. ;„..,/

OllИСАНИЕ ИЗОБРЕТЕНИ5 ""„" :"- = ::;;.„, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4869326/21 (22) 27,09.90 ,(46) 07,02.93. Бюл, М 5 (72) Л.Б. Авгуль и В.П, Супрун (56) 1. Авторское свидетельство СССР

N 1753589, кл. Н 03 К 19/094, 1990.

2, Авторское свидетельство СССР

N 1589400, кл, Н 03 М 7/22, 1988. (54) МНОГОВХОДОВЫЙ ЛОГИЧЕСКИЙ

МОДУЛ Ь (57) Изобретение относится к микроэлектронике и импульсной технике и предназначено для реализации фундаментальных (элементарных) симметрических булевых функций и переменных. Сущность изобретения: модуль содержит и элементов НЕ 1>—

1g, 2п-2 элементов И 21-2ю, и 1 групп элементов 2-2И-2ИЛИ 31-7Б, и информационных шин 81 — 86 и и+1 выходных шин 9i — 96.

4 ил, 1793547

Изобретение относится к микроэлектронике и импульсной технике и предназначено для реализации фундаментальных симметрических булевых функций (ф,с.б.ф.) и переменных, Известен многофункциональный логи= ческий модуль, содержащий выполненные на МОП-транзисторах и элементов НЕ и п линеек логических ячеек, i-я (1=1,2,.„,n) из которых содержит и — !+1 логических ячеек, каждая из которых представляет собой выполненные на МОП-транзисторах элементы

2-2И-2ИЛИ вЂ” HE (если i — нечетное) и элементы 2-2ИЛИ-2И-НЕ (если i — четное) (I).

Модуль при простой настройке реализует все симметрические булевые функции (в том числе и все ф.с.б.ф,) и переменных, Недостатком модуля является ограниченная область применения, так как ой имеет только один выход и не позволяет одновременно вычислять значения n+1 ф.с,б.ф. на данном наборе и переменных.

Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому является устройство для выделения двоичных кодовых комбинаций произвольного веса. содержащее и-входовый элемент ИЛИ, элемент И, и-2 пороговых элементов, и — 1 элементов

ЗАПРЕТ, элемент НЕ, и входов и n+1 выходов (2). Устройство реализует одновременно и+1 ф,с.б,ф, и переменных, Недостатком известного устройства является высокая конструктивная сложность, которая по числу МОП-транзисторов для определенной интегральной технологии оценивается как 0(n );

Цель изобретения — упрощение многофункционального логического модуля..

Многофункциональный логический мо. дуль содержит и (n — число переменных реализуемых булевых функций) элементов НЕ, и — 1 групп элементов И и п-1 групп элементов 2 — 2И вЂ” 2ИЛИ, и информационных шин и

n+1 выходных шин. Каждая группа элементов И содержит по два элемента И, а 1-я (1=1,2...,n-1) группа элементов 2-2И вЂ” 2ИЛИ содержит! элементов 2-2И вЂ” 2ИЛИ, Первая информационная шина модуля соединена с входом первого элемента НЕ, выход которого соединен с первым входом первого элемента И первой группы и первым входом элемента 2 — 2И вЂ” 2ИЛИ йервой группы, второй вход которого соединен с первым входом второго элемента И первой группы и входом первого элемента НЕ, Выход k-ro (k=1,2) элемента И j-й (j=1,2,...,n-2) группы соедйнен с первым входом k-го элемента И (j+1)-й группы и первым входом (j+k j+1)-го элемента 2 — 2И-2ИЛИ ()+1)-й группы. Выход

t-го (t=1,2„„,J) элемента 2-2И-2ИЛИ j-й группы соединен с вторым входом t-го элемента 2-2И-2ИЛИ (J+1)-й группы и первым входом (t+1)-го элемента 2 — 2И вЂ” 2ИЛИ (J+1)-й группы. Причем (i+1)-я информационная шина модуля соединена с третьим входом s-го (s=1,2,...,i) элемента 2-2И вЂ” 2ИЛИ I-й группы, вторым входом второго элемента И i-й группы и входом (1+1)-го элемента НЕ, выход которого соединен с вторым входом первого .. элемента И i-й группы и четвертым входом

s-го элемента 2-2И-2ИЛИ 1-й группы, Выход k-го элемента И (n-1)-й группы соединен с (k. п — n+1)-й выходной шиной модуля, )-я

15 выходная шина которого соединена с выходом i-го элемента 2 — 2И вЂ” 2ИЛИ (п-1)-й груп-. пы.

На фиг. 1 представлена функциональная схема многофункционального логиче20 ского модуля при п=6; на фиг, 2, 3, и 4— примеры реализации на MOil-транзисторах элементов НЕ, И и 2-2И-2ИЛИ соответственно.

Многофункциональный логический модуль при п=б (фиг, 1) содержит п=6 элемен2ИЛИ 61, 6z, 6з и 64 четвертой группы, пять элементов 2 — 2И вЂ” 2ИЛИ 7t, 72, 7з, 74 и 7 пятой группы, п=б информационных шин

35 . 8>...8s, и+1= 7 выходных шин 91...97.

Элемент НЕ (фиг, 2) собран на одном переключательном 10 и одном нагрузочном

11 МОП-транзисторах, включенных между шинами 12 и 13 питания. Вход 14 элемента

40 соединен с затвором транзистора 10, а выход 15 — со стоком транзистора 10 (истоком транзистора 11), Элемент И (фиг, 3) собран на двух переключательных l6 и 17 и одном нагрузочном

45 18 МОП-транзисторах, включенных между шинами питания 19 и 20. Входы 21 и 22 элемента соединены соответственно с затворами транзисторов 16 и 17, а выход 23— со стоком и затвором транзистора 18 (исто50 ком транзистора 17).

Элемент 2-2И-2ИЛИ (фиг. 4) собран на четырех переключательных 24, 25, 26 и 27 и одном нагрузочном 28 МОП-транзисторах, включенных между шинами 29 и 30 питания, Входы элемента с первого по четвертый 31, 32, 33 и 34 соединены соответственно с затворами транзисторов 24, 26, 25 и 27, а выход 35 — со стоком и затвором транзистора 28 (истоком транзистора 27).

55 тов НЕ 1> . ..16, 2n — 2=10 элементов И 2i.„2 о, п-1=,5 групп элементов 2 — 2И вЂ” 2ИЛИ, а именно один элемент 2-2И-2ИЛИ 3 первой группы, два элемента 2-2И-2ИЛИ 4 и 4

30 второйгруппы,триэлемента2-2И-2ИЛИ 5> — 5з третьей группы, четыре элемента 2 — 2И1793547

Элемент 2 — 2И-2ИЛИ реализует булевую функцию

F1=Z1Z3 V Z2Z4. где zi — значение сигнала íà j-м входе элемента, j=1,2,3,4.

Многофункциональный логический модуль работает следующим образом.

На информационные входы 81...8ь подаются двоичные переменные х1...хб (B произвольном порядке), на выходах 91...97 реализуются ф.с,б.ф. Fe (1=0,1,...,6) соответственноо.

Булевая функция FI называется симметрической, если она инвариантна к любой перестановке своих переменных. Если симметрическая булевая функция F1 принимает единичное значение на тех и только тех наборах переменных х1, x2...., хп, которые содержат ровно i логических единиц, то FI— фундаментальная симметрическая булевая функция (ф.c,á.ô,), для которой является рабочим числом, Такая ф.с.б,ф. F1 обозначается через F>

I.

Достоинством многофункционального логического модуля является простая конструкция, Так, как для построения модуля, реФормула изобретения

Многовходовый логический модуль, содержащий и (и — число переменных реализуемых булевых функций) информационных шин и первый элемент И, о т л и ч а ю щ и йс я тем, что, с целью упрощения, содержит и-1 группу элементов И, каждая из которых содержит по два элемента И, элементы НЕ с второго по и-й и и — 1 группу элементов 2-2И—

2ИЛИ, i-я (i=1,2,...,rI-1) из которых содержит

i элементов 2-2И вЂ” 2ИЛИ, причем первая информационная шина модуля соединена с входом первого элемента НЕ, выход которого соединен с первым входом первого элемента И первой группы и первым входом элемента 2-2И-2ИЛИ первой группы, второй вход которого соединен с первым входом второго элемента И первой группы и входом первого элемента НЕ. выход k-го

25 ализующего ф.с.б.ф, и переменных, необходимо и элементов НЕ, 2п-2 элементов И и

0,5п(п-1) элементов 2-2И-2ИЛИ. С учетом фиг. 2, 3 и 4 требуемое количество МОПтранзисторов составит

S=0,5 и (5п+11) — 6.

В то же время, как отмечалось выше, прототип содержит элементы И, ИЛИ. НЕ, ЗАПРЕТ и и-2 пороговых элементов с и входами. В свою очередь, пороговые элементы строятся на основе элементов традиционного базиса (НЕ, И, И вЂ” НЕ, ИЛИ, ИЛИ вЂ” НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ и др), При этом сложность п-входового порогового элемен- та по числу МОП-транзисторов можно оценить как О(п ). Поэтому для определенной интегральной технологии сложность прототипа оценивается как О(пз).

Следует также отметить одновременную реализацию на выходах модуля всех и+1 ф.с.б.ф. и переменных, что расширяет область его эффективного применения (например, s устройствах для подсчета числа единиц в двоичном слове, кодовых преобразователях, арифметических устройствах и т.д.). (k=1,2) элемента И J-й (j=1.2, ... n — 2) группы соединен с первым входом k-го элемента И (1+1)-й группы и первым входом 0+k-j+1)-го элемента 2-2И вЂ” 2ИЛИ (j+1)-й группы, выход

t-I-o (t=1,2,... j) элемента 2-2И-2ИЛ И j-й группы соединен с вторым входом t-го элемента

2-2И вЂ” 2ИЛИ (j+1)-й группы и первым входом (1+1)-го элемента 2 — 2И вЂ” 2ИЛИ (j+1)-й группы, (i+1)-я информационная шина модуля соединена с третьим входом s-го (s=1,2, ..., I) элемента 2-2И-2ИЛИ i-й группы, вторым входом второго элемента И i-й группы и входом (i+1)-го элемента НЕ, выход которого соединен с вторым входом первого элемента И, I-й группы и четвертым входом s ro элемента

2 — 2И-2ИЛ И i-й группы, выход k-го элемента

И (n-1)-й группы соединен с (k п — и+1)-й выходной шиной модуля, I-я выходная шина которого соединена с выходом 1-го элемента

2 — 2И вЂ” 2ИЛИ (n-1)-й группы.

1793547

Фиг.2. (9.23

Фиг.3.

Фиг.4.

Составитель В.Супрун

Техред M,Ìoðãåíòàë Корректор М.Самборская

Редактор Б.Федотов

Заказ 510 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Многовходовый логический модуль Многовходовый логический модуль Многовходовый логический модуль Многовходовый логический модуль 

 

Похожие патенты:

Изобретение относится к автоматике и технике связи

Изобретение относится к автоматике и предназначено для систем управления движением поездов

Изобретение относится к вычислительной технике и микроэлектронике

Изобретение относится к вычислительной технике и может быть использовано для контроля работоспособности цифровых устройств

Изобретение относится к вычислительной технике и может быть использовано в устройствах кодирования информации и телеметрических системах

Изобретение относится к вычислительной технике, а именно к устройствам диагностики, и может быть использовано для контроля функционирования распределителей и дешифраторов

Изобретение относится к электросвязи и может использоваться в системах передачи информации с широтно-импульсной манипуляцией

Шифратор // 1656687
Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки и передачи цифровой информации

Изобретение относится к вычислительной технике, может быть использовано в качестве устройства контроля цифровой техники и является усовершенствованием изобретения , описанного в авт

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых вычислительных системах,, Цель изобретения - повышение достоверности шифратора

Шифратор // 2058668
Изобретение относится к автоматике и вычислительной технике и позволяет повысить достоверность информации, вводимой в цифровые приборы, работающие в условиях воздействия электромагнитных помех и разрядов статического электричества

Изобретение относится к области преобразования кодов и может быть использовано в системах обработки информации многоканальных измерителей

Шифратор // 2033691
Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки информации при реализации цифровых вычислительных машин и элементов дискретной автоматики

Изобретение относится к вычислительной технике и может быть использовано в аппаратуре диагностики и контроля цифровых устройств

Изобретение относится к области вычислительной техники и используется, в частности, для арбитража в системах обработки информации при организации передачи данных между устройствами. Технический результат - расширение функциональных возможностей в части формирования K указателей старших единиц в порядке старшинства приоритетов. Многовыходной указатель старшей единицы содержит группу из N внешних входов запроса Z1, Z2, …, ZN (высший приоритет имеет вход ZN), K каскадов (K - количество формируемых указателей старших единиц) и K групп внешних выходов U указателей старшей единицы, при этом каждый i-й каскад (i=1, 2, …, K) содержит группу из (N-i-1) элементов ИЛИ 1i1, 1i2, …, 1i(N-i-1) и группу из (N-i) элементов запрета И с одним инверсным входом 2i1, 2i2, …, 2i(N-i), а также группу из (N+1-i) входов запроса в i-й каскад Ai1, Ai2, …, Ai(N+1-i) и группу из (N+1-i) внешних выходов указателей старшей единицы i-го ранга Ui1, Ui2, …, Ui(N+1-i) (1-й ранг имеет высший приоритет), каждый из первых (K-1) каскадов, кроме последнего K-го каскада содержит также группу из (N-i) элементов И 3i1, 3i2, …, 3i(N-i) и группу из (N-i) выходов запроса Si1, Si2, …, Si(N-i) в следующий (i+1)-й каскад. 1 ил.

Изобретение относится к области радиоэлектроники и вычислительной техники. Технический результат заключается в обеспечении дополнительно к режиму последовательного во времени преобразования входных потенциальных сигналов в выходное напряжение, алгебраического суммирования входных дифференциальных и недифференциальных напряжений, а также изменения их фазы в процессе мультиплексирования. Мультиплексор содержит N входных дифференциальных каскадов, имеющих инвертирующий и неинвертирующий входы, логический потенциальный вход для включения/выключения дифференциального каскада, и токовый выход, связанный с входом выходного буферного усилителя. Причем каждый из N входных дифференциальных каскадов имеет диапазон линейной работы по дифференциальному входу, превышающий максимальную амплитуду его входного дифференциального напряжения, потенциальный выход выходного буферного усилителя соединен с инвертирующим входом первого входного дифференциального каскада, неинвертирующий вход которого связан с общей шиной источника питания, причем каждый логический потенциальный вход включения/выключения каждого входного дифференциального каскада связан с выходом соответствующих из N триггеров, входы управления состоянием которых соединены с выходами цифрового управляющего устройства. 17 ил.
Наверх