Устройство для контроля правильности выполнения последовательности команд в программе

 

Изобретение относится к вычислительной технике и может быть использовано в системах рбработки данных для контроля правильности выполнения программ. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения двухкратного повторения контролируемой последовательности команд. Поставленная цель достигается введением в состав устройства двух формирователей импульсов, схемы сравнения, элемента ИЛИ, двух накапливающих сумматоров , коммутатора, регистра, Т-триггера, элемента ИЛИ-НЕ с первым инверсным входом и соответствующих связей. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (51у5

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ ведомство ссср ГОСПАТЕНТ СССР).

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4804586/24 (22) 20.03.90 (46) 15.02.93. Бюл. М 6 (72) В. Л, Ласковский, А. Ю. Метельников и

А. Н, Сударик (56) Авторское свидетельство СССР

N - 1298753, кл. G 06 F 11/28, 1987.

Авторское свидетельство СССР

:: М 1552189, кл. 6 06 F 11/28; 1988, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПРАВИЛЛЬНОСТИ ВЫПОЛНЕНИЯ ПОСЛЕДО ВАТЕЛЬНОСТИ КОМАНД В ПРОГРАММЕ (57) Изобретение относится к вычислительной технике и может быть использовано в

Изобретение относится к вычислитель, . ной технике и может быть использовано в устройствах контроля правильности выполнения программ вычислительных систем.

Цель изобретения — расширение функ: циональных возможностей устройства за счет. обеспечения двухкратного повторения койтролируемой последовательности команд.

Схема устройства показана на чертежеу.

: Устройство. содержит вход импульса чтения команды 1,1,.вход адреса счетчика команд 1;2, формирователи импульсов 2.3, схему сравнения 4, элемент задержки 5, накапливающие сумматоры 6, 7, счетчик 8, Ттриггер 9, коммутатор 10, элемент ИЛИ-НЕ с первым инверсным входбм 11, регистр 12, элементы ИЛИ 13. 14, выходы 15.1, 15.2, 15.3.

Устройство работает следующим обра зо.м. . В исходном состоянии счетчик 8, триггер 9, регистр 12 и накапливающие суммасистемах обработки данных для контроля правильности . выполнения программ.

Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения двухкратного повторения контролируемой последовательности команд. Поставленная цель достигается введением в состав устройства двух форми- . рователей импульсов; схемы сравнения, элемента ИЛИ, двух накапливающих сумматоров, коммутатора, регистра, Т-триггера, элемента ИЛИ-НЕ с первь1м инверсным входом и соответствующих связей. 1 ил. торы 6, 7 находятся в нулевом состоянии.

Коммутатор 10 подключает вход 1.2 к информационному входу накапливающему сумматору 6, На вход 1.1 поступают импульсы чтения команды и, проходя через элементы ИЛИ

14, увеличивают состояние счетчика 8 на единицу, а.также, йроходя через элемент

ИЛИ. f3, поступают на управляющие входы накапливающих сумматоров и разрешают накопление(сложение) кодов адреса счетчи- О ка команд, поступающих на вход 1.2,-в сумматоре 6. Содержимое сумматора 7 в данном случае не изменено (прибавляется » код 000...0). При состоянии счетчика д

8000...01 открывается элемент ИЛИ-НЕ с первыМ инверсным входом и разрешает запись очередного (первого в рассматриваемой последовательности) коды адреса счетчика команд в регистре 12, В счетчике 8 в любой момент времени содержится число выполненных команд в контролируемой последовательности (емкость счетчика выби1795463

3 рвется из условий оптимизации вычислительного процесса по быстродействию с учетом интенсивности необнаруживаемых системой контроля сбоев), а в одном из накапливающих сумматоров — суммарный код адресов выполненных команд.

При переполнении счетчика 8 импульс появляется на выходе переполнения этого счетчика и, поступая на Т-триггер 9, переюдит его в единичное состояние. В этот момент времени в регистре 12 записан код адреса первой команды из контролируемой .последовательности, а в сумматоре 6 — суммарный код.исполненных команд контролируемой последовательности. 15

По перепаду потенциала в выходе Ттриггера с низкого на высокий коммутатор

10 подключает вход 1.2 к накапливающему сумматору 7, формирователь 2 вырабатывает импульс, который поступает на выход 20

15,1 останова вычислений, По этому сигналу на счетчик адреса команд ЭВМ записывается содержимое регистра 12 и передается управление блоку микропрограммного уп-. равления для выполнения требуемой опера- 25 ции. Элемент задержки 5 срабатывает после устойчивой переписи кода из регистра t2 на счетчик адреса команд ЭВМ. Импульс, задержанный в элементе 5, поступает через элемент ИЛИ 14 на вход Зо счетчика 8, а также через элемент ИЛИ 13 на управляющие входы накапливающих сумматоров 6 и 7.

Таким образом, контролируемая последовательность команд повторяется в ЭБМ, а коды адресов, выполняемых команд накапливаются в сумматоре 7. При переполнении счетчика 8 импульс переполнения с этого элемента поступает на Т-триггер 9, переводя его в нулевое состояние. Форми- 4О рователь импульсов 3 вырабатывает импульс по периоду потенциала с высокого на .низкий. Этот импульс поступает на вход управления схемы 4, в которой производится сравнение содержимого сумматоров 6 и 7,. 45

Если коды в элементах 6 и 7 равны, то устройство продолжает контроль очередной последовательности команд программы аналогичным образом. Иначе импульс появляется на выходе 15.3 устройства, сигнали- 5О зируя об ошибке в контролируемой последовательности команд.

Следует заметить, что в элементах 6, 7 может произойти переполнение (потеря

55 единицы старшего разряда), Однако, в этом случае работоспособность устройства не нарушается, так как в элементах 6, 7 происходят аналогичные процессы.

Формула изобретения

Устройство для контроля правильности выполнения последовательности команд в программе, содержащее- Т-триггер, комму-. татор. регистр, схему сравнения, первый формирователь импульсов, элемент задержки, дешифратор, причем выход Т-триггера соединен с управляющим входом коммутатора и через первый формирователь импульсов с входом элемента задержки, выход регистра является информационным выходом устройства, о тл и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей за счет обеспечения двукратного повторения контролируемой последовательности. команд, оно содержит второй формирователь импульсов, два элемента ИЛИ, счетчик, два накапливающих сумматора, причем вход чтения команды устройства подключен к первым входам элементов ИЛИ, выход первого элемента ИЛИ подключен к управляющим входам накапливающих сумматоров, информационные входы которых подключены соответственно к первому и второму выходам коммутатора, информационный вход которого и информационный вход регистра подключены к адресному входу устройства, информационный выход счетчика подключен к входу дешифратора, выход которого подключен к входу управления записью регистра, выход переполнения счетчика подключен к входу Т-триггера, выход которого подключен к входу второго формирователя импульсов, выход которого подключен к управляющему входу схемы сравнения, выход

nepearo формирователя импульсов является выходом останова устройства, выход элемента задержки подключен к вторым входам элементов ИЛИ, первый и второй информационные входы схемы сравнения подключены к выходам соответствующих накапливающих сумматоров, выход второго . элемента ИЛИ подключен к счетному входу счетчика, выход неравенства схемы сравнения является выходом ошибки устройства, 1795463

Составитель Д,Ванюхин.

Техред M.Ìîðãåíòàë Корректор M.Màêñèìèøèíeö

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 431 . Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Устройство для контроля правильности выполнения последовательности команд в программе Устройство для контроля правильности выполнения последовательности команд в программе Устройство для контроля правильности выполнения последовательности команд в программе 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использована в устройствах для отладки программ, устройствах контроля правильности выполнения программ ЦВМ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при разработке средств управления и отладки вычислительных систем , в которых осуществляется оперативная коррекция программ при обнаружении физических дефектов и дефектов проектирования

Изобретение относится к цифровой вычислительной технике и может быть использовано в ЭВМ для временного контроля

Изобретение относится к вычислительной технике и может быть использовано для контроля хода вычислений ЭВМ

Изобретение относится к вычислительной технике, в частности к устройствам для отладки программ, и может быть использовано в многомашинных вычислительных комплексах для автоматической отладки взаимодействующих, параллельно выполняемых в реальном масштабе времени программ

Изобретение относится к вычислительной технике, может быть использовано в устройствах контроля правильности выполнения программ на ЭВМ и является усовершенствованием изобретения по авт

Изобретение относится к вычислительной технике и позволяет восстановить реальную последовательность взаимодействия процессоров отлаживаемого устройства после окончания прогона отлаживаемых программ

Изобретение относится к вычислительной технике, может найти применение для контроля и отладки многопроцессорных вычислительных систем

Изобретение относится к вычислительной технике, а именно к устройствам для контроля и отладки цифровых управляющих систем, и может быть использовано для имитации функционирования объекта управления, в частности корабельного оружия

Изобретение относится к компьютерным технологиям, в частности к системам и способам формирования дамп файла при возникновении сбоя в работе программы (аварийном завершении программы) в вычислительных системах с ограниченными ресурсами

Изобретение относится к системе с многоядерным центральным процессором, в частности к способу устранения исключительной ситуации в многоядерной системе

Изобретение относится к вычислительной технике и может быть использовано при построении управляющих вычислительных машин (УВМ), нечувствительных к сбоям программ

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах (УВМ), например в системах управления газотурбинного двигателя

Изобретение относится к вычислительной технике и предназначено для автоматизированной отладки программного обеспечения мультимашинных систем, работающих в реальном масштабе времени и имеющих общую память

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных машинах (УВМ)

Изобретение относится к вычислительной технике и может быть использовано для выявления циклических процессов анализируемой программы, регистрации их параметров и хранения регистрируемой информации в блоке памяти с последующей выдачей по запросу
Наверх