Устройство для вычисления элементарных функций

 

Изобретение относится к цифровой вычислительной технике, в частности к устройствам для выполнения вычислительных операций . Известные устройства, решающие указанную задачу, имеют ограниченные функциональные возможности. Цель изобретения - расширение функциональных возможностей за счет линейных функций и корня квадратного из линейных функций. Поставленная цель достигается за счет введения дополнительных двух мультиплексоров, элемента ИЛИ. трех элементов И и установления новых связей. Использование указанных элементов устройства и новых связей позволяет расширить функциональные возможности устройства . 1 ил., 2 табл.

COIO3 <:<лВГ 1СКИХ

СОЦИАЛИГ. ГИ <ЕСКИХ

PЕСПУfiПИV, (я)5 6 06 Е 7/544

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР).

Й кИ. 3

1)Цк т гхаг т:,.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ;,) :"1! 33 !лх. (21) 4836145/24 (22) 16,04,90 (46) 15,04,93, Бюл. ¹ 14 (71) Институт проблем моделирования в энергетике АН УССР (72) Ю,А.Плющ, А,И,Притака, Е.А.Додонова, А.П. Стеканов и И.А.Жуков (56) Авторское свидетельство СССР

N 1259286, кл. G 06 F 15/32, 7/52, 1986. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ЭЛЕМЕНТАРНЫХ ФУНКЦИЙ .(57) Изобретение относится к цифровой вычислительной технике, в частности к устройИзобретение относится к области цифровой вычислительной техники. в частности к устройствам специализированного назначения для реализации целого ряда вычислительных операций и может быть использовано в различных областях народного хозяйства, в системах автоматизированного управления.

Цель изобретения — расширение функциональных возможностей за счет дополнительного вычисления линейных функций и корня квадратного из линейных функций, На чертеже представлена функциональная схема устройства. В табл.1 приведены операции. реализуемые в данном устройстве, в табл.2 приведены значения b u f.

Устройство содержит входы 1, 3. 16, 19, являющиеся входами соответствующих разрядов кода режима (х1 х2 х3 х4), вход коэффициента устройства (А)2, мультиплексоры

4(1) — 4(4), блоки преобразования прямого кода в дополнительный 5(1)-5(4), умножитель

6, сумматоры 7(1) — 7(2), регистр — 8, форми„„5U ÄÄ 1809439 Al ствам для выполнения вычислительных операций. Известные устройства. решающие указанную задачу, имеют ограниченные функциональные возможности. Цель изобретения — расширение функциональных возможностей за счет линейных функций и корня квадратного из линейных функций. Поставленная цель достигается за счет введения дополнительных двух мультиплексоров, элемента ИЛИ, трех элементов И и установления новых связей, Использование указанных элементов устройства и новых связей позволяет расширить функциональные возможности устройства. 1 ил., 2 табл. рователь импульса 9, элемент ИЛИ вЂ” 10, элементы И 11(1) — 11(3), вход мантиссы первого ар.умента (y) 12, выход мантиссы устройства (d) — 13, выход знака устройства мантиссы (d) 14, вход знака первого аргумента (у) — 15, вход мантиссы второго аргумента(г) — 17, элемент ИСКЛЮЧАЮЩЕЕ ИЛ Ив

18, вход знака второго аргумента (z) — 20.

Изобретение иллюстрируется следующими примерами;

Рассмотрим операцию: d = VZ, где z = z 0

-и

z .. . z, Примем n = 4. На вход 17 подали + мантиссу числа z: 0110, на вход 20 подали .,(Д значение знакового разряда z = О. В соответстаии с табл.1 на входы 1, 3, 1б. 19 подали код х1 х2 хЗ хд = 0000 соответственно. При . 1н этом открыты первые каналы мультиплексоров 4(1), 4(3), 4(4). На выходе умножителя 6 код нуля, нэ выходе сумб,атора 7(1) имеем;

0000+ 0110 = 0110. Следовательно, по окончании переходных процессов формирователь импульса 9 вырабатывает сигнал и значение кода 0110 записывается в регистр

1809439

8, После чего на выходе умножителя 6 имеем: 0110 х 1010 = 00111100, старшие четыре разряда на первом сумматоре 7(1) складываются со значением мантиссы числа и получаем: 0011 + 0110 = 1001, Этот код записывается в регистр 8, На выходе умножителя 6 имеем: 1001 х 0111 =- 00111111, на выхоДе сумматора 7(1): 0011 + 0110 - 1001, это значение записывается в регистр 8. Итак на выходе мантиссы устройствз 13 имеем d

= 1001, на знаковом. выходе 14 имеем d = О.

Результат операции d = vGOT1() = 0.1001.

Рассмотрим операцию d = —, определяУ емую кодом режима 0100 (табл.1) при следующих исходных данных: z =- 0,0100, у =

0,1100. Для этого на вход 17 поступает код

15 мантиссы числа z = 0100, на вход 12 поступает.код мантиссы числа у = 1100, на вход

20 поступает значение знакового разряда z= 20

= О, на вход 15 поступает значение знакового разряда у = О. В соответствии с таблицей

1 на входы 1, 3, 16, 19 код х1 х2 х3 х4 = 0100 соответственно. При этом открыты первый канал мультиплексора 4(3), второй канал мультиплексора 4(4), первый канал мультиплексора 4(1), т.к. на его адресном входе находится код 00, снимаемый с элементов

"И" 11(2), 11(3), На выходе элемента "И" 11(1) — "0" (при этом открыт второй канал мульти- 30 плексора 4(2), на выходе преобразователя прямого кода в дополнительный 5(1); 0100, который через мультиплексор 4(2) поступает. на вход второго канала мультиплексора 4(4), на выходе мультиплексора 4(1) имеем код;

0110, котырый на сумматоре 7(1) складывается со значением старших разрядов выхо- да умножителя 6. Т.к, на выходе умножителя

6 находится код нуля, то на вйходе сумматора 7(1) имеем: 0000 + 0100 = 0100. Следо- 40 вательно, по окончанию переходных процессов формирователь импульса 9 вырабатывает сигнал и значение кода 0100 записывается в регистр 8, На выходе умножйтеля 6 имеем, 0100 х 0100 = 45

00010000, на выходе сумматора 7(1) получаем 0001+ 0100 = 0101, Этот код записывается в регистр 8, На выходе умножителя 6 имеем;0101 х 0100=00010100. Итерационные. процессы закончены, т.к. код 0101 на выхо- 50 де регистра 8 не вь зывает изменения кодов на выходах умножителя 6 и сумматора 7(1).

Следовательно, найден результат. На выходе элемента ИЛИ 10 находится значение знакового разряда результата о = О. На вы- 55 ходе регистра 8 код мантиссы d = 0101.

Рассмотрим операцию d = —, определяУ емую кодом режима: 0101 (табл.1) при следующих исходных данных; z = 1.1100, у =

1.0100; Следовательно, на входе 17 находится код z = 1100, на входе 20 z =- 1, на входе 12 код у = 0100, на в ходе 15 у =- 1, В соответствии с таблицей 1 на входы 1, 3, 16, 19 поступает код х1 х2 хЗ х4 = 0101 соответственно. При этом открыты первый канал мультиплексора 4(3), второй канал мультиплексора 4(4), четвертый канал мультиплексора 4(1), т.к, на его адресном входе находится код 11, снимаемый с выхода элементов И 11(2)„11(3), на выходе элемента И

11(1).— "0", на выходе преобразователя прямого кода в дополнительный 5(1) код: 1100, который через второй канал мультиплексора 4(2) поступает на вход второго канала мультиплексора 4(4), на выходе преобразователя прямого кода в дополнительный 5(З) имеем код: 0100, который через четвертый канал мультиплексора 4(1) поступает на второй вход сумматора 7(1), Следовательно, на этом входе имеем значение функции f = 1z в соответствии с таблицей 2 исходя из значений знаковых разрядов у = z = 1. На выходе регистра 8 код нуля, следовательно, на выходе умножителя 6 ноль, на выходе сумматора 7(1) имеем: 0000+ 0100 = 0100. По окончанию переходных. процессов формирователь импульса 9 вырабатывает сигнал и значение кода 0100 записывается в регистр

8. На выходе умножителя 6 получаем: 0100 х 1100 = 00110000, на выходе сумматора 7(1):

0011 + 0100 = 0111, формирователь импульса 9 записывает код;.0111 в регистр 8. На выходе умножителя 6 имеем: 0111 х 1100 =

01010100, на выходе сумматора 7(1): 0101 +

0100 = 1001. Формирователь импульса 9 за- . писывает код 1001 в регистр 8. На выходе умножителя 6: 1001 х 1100 = 01101100, на выходе сумматора 7(1): 0110+ 0100 = 1010.

Формирователь импульса 9 записывает код

1010 в регистр 8. На выходе умножителя 6:

1010 х 1100 = 01111000, на выходе сумматора 7(1): 0111 + 0100 = 1011. Формирователь импульса 9 записывает код 1011 в регистр 8.

На выходе умножителя 6; 1011 х 1100 =

=10000100. на выходе сумматора 7(1); 1000+

+ 0100 = 1100. Формирователь импульса 9 записывает код 1100 в регистр 8. На выходе умножителя 6: 1100 х 1100 = 10010000. на выходе сумматора 7(1): 1001 + 0100 = 1101.

Формирователь импульса 9 записывает код

1101 в регистр 8, На выходе умножителя 6:

1101 х 1100 = 10011100, На выходе сумматора 7(1): 1001 + 0100 = 1101. Итерационные процессы закончены. т.к. код: 1101 на выходе регистра 8 не вызывает изменения кодов, на выходах умножителя 6 и сумматора 7(1).

Следовательно, найден результат, На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 находится "0", на выходе знакового разряда

1809439

10

25

35

45

50 регистра 8 — "О", следовательно, на выходе элемента ИЛИ 10 имеем значение знакового разряда о = О, а на выходе регистра 8 имеем значение мантиссы результата d - 1101.

Рассмотрим операцию d А (1 - d)+ z, определяемую кодом режима: 1000 (табл.1) при следующих исходных данных А - 1010, z = 0.1100, На вход 2 подали код мантиссы числа А - 1010, на вход 17 поступает код мантиссы числа z-1100 на вход 20 значение

z = 0. В соответствии с таблицей 1 на входы

1; 3, 16, 19 поступает код х1 х2 х3 х4 = 1000 соответственно. При этом открыты второй канал 4(3), первый канал мультиплексора

4(4), первый канал мультиплексора 4(1), т.к. на его адресном входе находится код 00, снимаемый с выхода элементов И 11(2), 11(3). На выходе регистра 8 код нуля, следо вательно, на выходе умножителя 6 код нуля, на выходе сумматора 7(1) имеем: 0000+ 1100

= 1100. Формирователь импульса 9 записы.вает код 1100 в регистр 8. Поэтому на выходе преобразователя прямого кода в, дополнительный 5(4) имеем: 0100, на выходе умножителя 6: 1010 х 0100 = 00101000. ka выходе сумматора 7(1): 0010 + 1100 = 1110. Формирователь импульса 9 записывает код

1110 в регистр 8, На выходе прямого кода в дополнительный 5(4); 0010, на выходе умно. жителя 6: 1010 х 0010 = 00010100, на выходе сумматора 7(1): 0001 + 1100 = 1101, Формирователь импульса 9 записывает код 1101 в регистр 8. На выходе преобразователя прямого кода в дополнительный 5(4); 0011, на выходе умножителя 6: 1010 х 0011 = 00011110, на выходе сумматора 7(1): 0001 + 1100-1101. Итерационные процессы закончены, т.к.. код 1101 на выходе регистра 8 не вызывает изменения кодов на выходах умножителя 6 и сумматора 7(1). Следовательно, ". найден результат. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18 — "О" на выходе элемента ИЛИ 10 — "О", следовательно, d = О, а на выходе регистра 8 имеем значение мантиссы результата d = 1101, Формула изобретения

Устройство для- вычисления элементарных функций, содержащее первый и второй коммутаторы, с первого по третий блоки преобразования прямого кода в дополнительный, умножитель, первый и второй сумматоры, формирователь импульсов, регистр, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены с соответствующими уп равля ющими входами первого коммутатора, выход которого соединен с входом первого слагаемого nepaoro сумматора, выход которого соединен с информационным входом регистра и входом формирователя импульса, выход которого соединен с входом записи регистра, выход которого соединен с выходом мантиссы устройства, вход мантиссы первого аргумента которого соединен с первым информационным входом второго коммутатора и через первый блок преобразования прямого кода в дополнительный с вторым информационным входом второго коммутатора, вход мантиссы второго аргумента устройства соединен с входом первого слагаемого второго сумматора, входом второго преобразователя прямого кода в до15 полнительный и первым информационным входом первого коммутатора, выход второго сумматора соединен через третий преобразователь прямого кода в дополнительный с вторым информационным входом первого коммутатора, третий информационный вход которого соединен с выходом второго сумматора, вход второго слагаемого которого соединен с входом мантиссы первого аргумента устройства, четвертый информационный вход первого коммутатора соединен с выходом второго преобразователя прямого кода в дополнительный, выход умножителя соединен с входом второго слагаемого первого сумматора; от,л ича ющеес ятем, что, с целью расширения функциональных возможностей за счет дополнительного вычиоления линейных функций и корня квадратного из линейных функций, в него

t введены третий и четвертый коммутаторы, четвертый преобразователь прямого кода в дополнительный, три элемента И и элемент

ИЛИ, причем входы первого и второго сомножителей умножителя соединены с выходами соответственно третьего и четвертого коммутаторов, управляющие входы которых соединены с входами соответственно первого и второго разрядов кода режима устройства. выход мантиссы регистра соединен с первым информационным входом третьего коммутатора и через четвертый преобразователь прямого кода в дополнительный с первым информационным входом четвертого коммутатора, второй информационный вход которого соединен с выходом второго коммутатора, второй информационный вход третьего коммутатора соединен с входом коэффициента, вход знака первого аргумента которого соединен с первыми входами первого и второго элементов И, выходы которых соединены соответственно с управляющим входом SToporo коммутатора и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен с

7 1809439 8 входом зиака второго аргумента устройст- режима, выход элемента ИСКЛЮЧАЮЩЕЕ ва, вход четвертого разряда режима соеди- ИЛИ и выход знакового разряда регистра нен с вторыми входами второго и. третьего соединены соответственно с первым и втоэлементов И, второй вход первого элемента рым входами элемента ИЛИ, выход котороИ соединен с входом третьего разряда кода 5 го соединен с выходом знака устройства.

Таблица 1

Таблица 2

1809439

Составитель А. Притака

Техред M.Moðråíòàë Корректор Н. Гунько

Редактор

Производственно-издательский комбинат "Патент", r. Óæãoðoä. ул.Гагарина, 101

Заказ 1286 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5