Устройство для уплотнения каналов связи

 

Использование: в радиотехнике, Сущность изобретения: устройство обеспечивает повышение пропускной способности каналов связи путем преобразования двоичных сигналов в 8-ми позиционный, что позволяет в полосе частот канала связи, ответствующей полосе частот исходного двоичного сигнала, передавать информацию о трех двоичных сигналах с такой же номинальной полосой частот, Преобразование двоичных сигналов в 8-ми позиционные на передающей стороне обеспечивается с помощью генератора 2 импульсов, элементов И 11-17, 21, 22, элементов ИЛИ 19, 20, 40, 44, 47, 45, 46, 10, 52, 53, элементов НЕ 7, 9, элементов задержки 3, 39, 41, 42,43, преобразователя 51 уровня и сумматора 48, а восстановление исходных двоичных последовательностей на приемной стороне обеспечивается с помощью выделителя тактовой частоты, элементов И, элемента ИЛИ, элементов НЕ, элементов задержки, преобразователя уровня и шифратора. 4 ил.

COIO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s Н 04 L 25/40

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4876697/09 (22) 22.10.90 (46) 15.04.93. Бюл, ¹ 14 (71) Институт технической кибернетики АН

БССР (72) Г,Я.Панченко и Н.А.Довнар (56) Авторское свидетельство СССР.

¹ 1592954, кл. Н 04 1 25/40, 1988. (54) УСТРОЙСТВО ДЛЯ УПЛОТНЕНИЯ КА. НАЛОВ СВЯЗИ (57) Использование: в радиотехнике, Сущ-ность изобретения: устройство обеспечивает повышение пропускной способности каналов связи путем преобразования двоичных сигналов в 8-ми позиционный, что позволяет в полосе частот канала связи, со/,, Я2 „„1809544 А1 ответствующей полосе частот исходного двоичного сигнала, передавать информацию о трех двоичных сигналах с такой же номинальной полосой частот, Преобразование двоичных сигналов в 8-ми позиционные на передающей стороне обеспечивается с помощью генератора 2 импульсов, элементов И 11-17, 21, 22, элементов ИЛИ 19, 20, 40, 44, 47, 45, 46, 10, 52, 53, элементов НЕ 7, 9, элементов задержки 3, 39, 41, 42,43, преобразователя 51 уровня и сумматора 48, а восстановление исходных двоичных последовательностей на приемной стороне обеспечивается с помощью выделителя тактовой частоты, элементов И, элемента ИЛИ, элементов НЕ, элементов задержки, преобразователя уровня и шифратора. 4 ил;

1809544

Изобретение относится к радиотехнике и вычислительной технике и может исполь. зоваться в системах передачи дискретной информации различного назначения.

Цель изобретения — повышение пропускной способности каналов связи путем преобразования двоичных сигналов в 8-ми позиционные, На фиг.1 и 2 представлены соответственно структурные электрические схемы пе- 1о редающей и приемной сторон устройства для уплотнения каналов связи; на фиг.З и 4 — соответственно временные диаграммы их работы, Устройство для уплотнения каналов 15 связи содержит на передающей стороне параллельный регистр 1, генератор 2 импульсов, первый элемент задержки 3, третий двоичный счетчик 4, дешифратор 5, первый элемент запрета 6, первый элемент НЕ 7, 20 второй элемент запрета 8, второй элемент

WE 9, девятый элемент ИЛИ 10, первый, второй, третий, четвертый, пятый, шестой и седьмой элементы И11, 12, 13, 14, 15, 16, 17; триггер 18, седьмой и восьмой элементы

ИЛИ 19, 20, восьмой и девятый элементы И

21, 22, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой блоки 23, 24, 25, 26, 27, 28, 29, 30 дифференцирова. ния, первый, второй, третий, четвертый, пя- 30 тый, шестой, седьмой и восьмой детекторы

31, 32, ЗЗ, 34, 35, 36, 37, 38 импульсов, второй элемент задержки 39, десятый элемент

ИЛИ 40, третий, четвертый и пятый элементы задержки 41, 42, 43, первый и второй 35 элементы ИЛИ 44, 47, третий и четвертый элементы ИЛИ 45, 46, сумматор 48, первый и второй двоичные счетчики 49, 50, преобразователь 51 уровня, пятый и шестой элементы ИЛИ 52, 53, а на приемной стороне —. 40 первый и второй детекторы 54, 55 уровня, выделитель 56 тактовой частоты, преобразователь 57 уровня, первый элемент задержки 58, первый элемент НЕ 59, элемент

ИЛИ 60, второй элемент задержки 61, вто- 45 рой элемент HE 62, третий элемент задержки 63, первый, второй, третий, четвертый, пятый, шестой и седьмой элементы И 64, 65, 66, 67, 68, 69, 70, шифратор 71:.

Устройство для уплотнения каналов связи работает следующим образом.

На передающей стороне устройства (фиг.1), поясняемой с помощью временных диаграмм (фиг,3), после включения электро- 55 питания устройства сигнал "начального сброса", выработанный внешним устройством, устанавливает двоичный счетчик 4 в исходное состояние, в результате чего на его выходе формируется нулевой потенциал, который открывает элемент запрета 8, а через элемент WE 9 закрывает элемент запрета 6; что предотвращает подачу тактовых импульсов на вход параллельного регистра

1. При этом с выхода генератора импульсов

2 через элемент задержки 3 последовательность тактовых импульсов с длительностью

Т/2 в тактовом интервале Т, следующих с номинальной тактовой частотой F=1/Ò (фиг.З,д1), через последовательно соединенные открытый элемент запрета 8, элемент

ИЛИ 44 и сумматор 48 поступает через канал связи на вход приемной части устройства, что обеспечивает запуск и синхронизацию выделителя тактовой частоты 56.

Одновременно последовательность тактовых импульсов поступает с выхода элемента задержки 3 (фиг.Ç,д1) на вход двоичного счетчика 4, который после окончания установленного счета импульсов переполняется и единичным потенциалом со своего выхода закрывает элемент запрета 8, прекращая подачу сигналов тактовой частоты Ь канал связи, а через элемент НЕ 9 открывает элемент запрета 6, разрешающий подачу тактовых импульсов на вход параллельного регистра 1. . При этом исходные двоичные последовательндсти с длительностью импульсов

Т/2 в тактовом интервале Т, следующих с номинальной тактовой частотой F=1/Ò, поступают соответственно от трех независымых источников дискретной информации (фиг.З,а,б,в), синхронизируемых с помощью генератора импульсов 2, на информационные входы параллельного регистра 1 и записываются в ячейки регистра с помощью последовательности тактовых импульсов, поступающих с выхода генератора импульсов 2(фиг.З,д) через последовательно соединенные элемент задержки 3 на величину Т/4 (фиг.З,д1) и открытый элемент запрета 6 на тактовый вход параллельного регистра, в результате чего на его выходах формируются параллельные комбинации из 3-х двоичных символов с длительностью Т (фиг.3, ri-ãç).

С одноименных выходов параллельного регистра 1 (фиг,З, г1-гз) сигналы поступают соответственно на одноименные информационные входы дешифратора 5 (АО, А1, А2), на управляющие входы которого (EO, Е1) подается единичный потенциал с выхода элемента ИЛИ 10 (фиг.З,дз), входы которого через элемент НЕ 7 (фиг,Ç,д2) и непосредст. венно подключены через элемент запрета 6 к выходу элемента задержки 3 (фиг.Ç.p;j, в результате чего на соответствующем выхо1809544

25

40

50

55 де дешифратора (FÎ-F7) формируется в анализируемый момент времени единичный импульс с длительностью Т (фиг.3, ео-ет), соответствующий структуре комбинации из

3-х двоичных символов (фиг.З,г1-гз).

Алгоритм работы дешифратора 5 поясняется с помощью табл.1.

Из табл,1 следует, что дешифратор работает только при наличии единичных потенциалов на обоих управляющих входах (ЕО и Е1) (в противном случае на выходах

F0-F7 дешифратора формируются уровни логического "О"), При этом, если, например, структура входной комбинации (АО-А2) соответствует значению "010", то единичный импульс будет сформирован на выходе F2 дешифратора, при комбинации "101" — на выходе F5 и т,д., причем при комбинации

"001" единичный импульс формируется на выходе F1, однако (в соответствии с предложенным алгоритмом преобразования) последний передается далее нулевым символом с длительностью Т, вследствие чего данный выход дешифратора (фиг.1,е1) остается изолированным, Сигналы с выходов дешифратора (фиг,З,eo, ez-е7) поступают соответственно на первые входы элементов И 11-17, при этом вторые входы элементов И 11-13 подключены через элемент запрета 6 к выходу элемента задержки 3 (фиг.З,д1), вторые входы элементов И 14 и 15 соединены с выходом элемента НЕ 7 (фиг.З,pz), а вторые входы элементов И 16 и 17 подключены к выходу элемента ИЛИ 10 (фиг,Ç,дз), в результате чего на выходе элементов И 11-13 формируются импульсы с длительностью

Т/2 в первой половине тактового интервала

Т (фиг.З,жо,ж2,жз), причем на выходе элементов И 14 и 15 импульсы с длительностью

Т/2 формируются во второй половине тактового интервала Т (фиг.З,ж4,жь). а на выходе элементов И 16 и 17 формируются импульсы с длительностью Т (фиг.Ç,жг„ж7).

С выхода элементов И 12, 14 и 16 (фиг.З,ж2,ж4,x<6) сигналы поступают соответственно ко входам элемента ИЛИ 44 непосредственно, а ко входам элемента ИЛИ 45— через последовательно соединенные блоки дифференцирования 23-25 и детекторы импульсов 31-33 (фиг,З,з2,з4,зе). и ричем сигнал с выхода детектора импульсов 33 (фиг.З.ае) подается ко входам элемента ИЛ И 45 непосредственно и через элемент задержки 39 на величину Т/2 (фиг.Ç,зу), при этом сигналы с выхода элементов И 13, 15 и 17 (фиг.Ç,жз,ж5,жт) поступают соответственно ко входам элемента ИЛИ 47 непосредственно, а ко входам элемента ИЛИ 46 — через последовательно соединенные блоки дифференцирования 27-29 и детекторы импульсов 35-37 (фиг.Ç,зз,з5,зт), причем сигнал с выходя детектора импульсов 37 (фиг.З,з7) подается ко входам элемента ИЛИ 46 непосредственно и через элемент задержки 41 на величину Т/2 (фиг,Ç,за ).

Сигнал с выхода элемента И 11 (фиг.3,жо) поступает ко вторым входам элементов И 21 и 22., первые входы которых соединены соответс венно с единичным и инверсным выходами триггера 18, единичный и инверсный входы которого подключены соответственно к выходам двоичных счетчиков 50 и 49 (фиг,Ç,и21,и11), причем выход элемента И 21 (фиг,Ç,жо1) непосредственно и через элемент задержки 42 на величину Т/2 (фиг.З,жоз) соединен соответственно со входами элементов ИЛИ 44 и 47, а выход элемента И 22 (фиг.З,же) непосредственно и через элемент задержки 43 на величину Т/2 (фиг.З,жо4) подключен соответственно ко входам элементов ИЛИ 47 и 44, при этом выходы элементов И 21 и 22 соединены также соответственно с первыми входами элементов ИЛИ 19 и 20, вторые входы которых подключены соответственно к выходам элементов задержки 43 и 42, а выходы элементов ИЛИ 19 и 20 через последовательно соединенные блоки дифференцирования 26 и 30 и детекторы импульсов 34 (фиг.З,зо1) и 38 (фиг.Ç,aoz) соединены соответственно со входами элементов ИЛИ 45 и

46.

В результате взаимодействия вышеуказанных элементов и связей между ними, сигналы, сформированные на выходе элементов И 11-17, 21, 22, разделяются с помощью элементов ИЛИ 44 и 47 на два равнозначных потока единичных импульсов, которые одновременно дифференцируются по переднему фронту импульсов (с помощью детекторов 31-38 пропускаются только положительные дифференциалы) и полученные дифференциалы поступают соответственно ко входам элементов ИЛИ 45 . и 46, причем при дифференцировании импульсов с длительностью Т, поступающих с выхода элементов И 16 и 17 (фиг.Ç,же,ж7), на входы элементов ИЛИ 45 и 46 поступают соответственно по два дифференциала, сдвинутых друг относительно друга на величину Т/2, формирование которых обеспечивается соответственно с помощью последовательно соединенных детекторов импульсов 33, 37 (фиг.З,as,з7) и элементов задержки 39, 41 на величину Т/2 (фиг.З,з61.з71), что позволяет осуществлять отслеживание, учет и балансировку постоянной составляющей при формировании выходного сигнала.

1809544

Положительные дифференциалы, сфор- вается переключением триггера 18, управмированные на выходе элементов ИЛИ 45 и ляемым сигналами с выхода двоичных счетчи46 (фиг,3,и,и ), поступают соответственно ков, что, в свою очередь, существенно на входы двоичных счетчиков 49 и 50,.уста- улучшает текущую балансировку 8-ми позинавливаемых первоначально (при включе- 5 ционного сигнала по постоянной составлянии электропитания устройства) в исходное ющей и повышает его помехоустойчивость. состояние сигналом "начального сброса", Для обеспечения одинаковой помехозавыработанным внешним устройством, кото- щищенноти импульсов, передаваемых с рый через элементы ИЛИ 52 и 53 подается длительностью Т!2 и Т, введена корректисоответственно на их установочные входы. 10 ровка выходных импульсов, в соответствии

С помощью двоичных счетчиков 49 и 50 с которой амплитуда положительных и отриосуществляется раздельный подсчет им- цательных импульсов с длительностью Т пульсов для каждого из двух равнозначных уменьшается на величину + Ь U (c учетом потоков дифференциалов (фиг.3,и,и ), при- искажений, вносимых линией связи при зачем диапазрн счета импульсов двоичного 15 данной скорости передачи), что достигается счетчика устанавливается обычно равным в результате воздействия единичного сигна2п (п=2,3,4„,.). При этом следует иметь в ла. поступающего с выхода элементов. И 16 виду, что при меньшем значении и осущест- и 17 (фиг.З,жв,жт) через элемент ИЛИ 40 . вляется более точная балансировка сигнала (фиг.З,н) на управляющий вход сумматора по постоянной составляющей, 20 48).

При достижении установленного счета На приемной стороне устройства импульсов на выходе двоичных счетчиков 49 (фиг.2), поясняемой с помощью временных и 50 формируются единичные сигналы пере- диаграмм (фиг,4), входной 8-ми позиционполнения (фиг,1,и,и 1), которые поступают ный сигнал с длительностью импульсов Т/2 соответственно на.инверсный и единичный 25 и Т (фиг.4,oi) поступает на вход выделителя входы триггера 18 непосредственно, а на их тактовой частоты (ВТЧ) 56, который после установочные входы — через элементы ИЛИ прекращения подачи с передающей сторо52 и 53, что вызывает переключение тригге- . ны синхросигнала тактовой частоты с длира 18 в соответствующее положение и сброс тел ьностью импульсов Т/2 (меандра), счетчиков в исходное состояние, после чего 30 передние фронты импульсов в котором совцикл работы счетчиков повторяется анало- падают с началом тактового интервала Т, гично. . переходит в режим синхронизации входной

Импульсы с длительностью T/2 и Т, последовательностью импульсов.. сформированные с помощью элементов При этом разнополярный 8-ми позициИЛИ 44 и 47 поступают соответственно с их 35 онный сигнал поступает одновременно на выходов (фиг.3,л,м) к первому и второму ин- входы детекторов уровня 54 и 55, включенформационным входам сумматора 48 не - ных соответственно в прямом и обратном посредственно и через преобразователь направлениях,спомощьюкоторыхраэделяуровня 51, обеспечивающий преобразова- ется соответственно на последовательности ние положительных импульсов (фиг.З,м) в 40 положительных (фиг.4,л) и отрицательных отрицательные.(фиг,3,м ), в результате чего (фиг.4,м ) импульсов, на выходе сумматора формируется разнопо- Затем последовательность положительлярный 8-ми позиционный сигнал сдлитель- ных импульсов с выхода детектора 54 ностью импульсов Т/2 и Т (фиг,З,о), частота (фиг.4,л) непосредственно, а последовательследования которых соответствует значе- 45 ность отрицательных импульсов с выхода нию F=1!Ò. детектора 55 — через преобразователь уровВ соответствии с предложенным алго- ня 57, обеспечивающий преобразованиеотритмом преобразования, при равной веро- рицательных импульсов (фиг.4,м ) в ятности появления "1" и "0" в структуре положительные (фиг,4,м), поступает ко вхоисходных двоичных последовательностей 50 дам элемента ИЛИ 60,сформированныйод(р(1)-p(0)=0,5)èпридостаточнодлинномин- .нополярный сигнал с выхода которого тервале анализа постоянная составляющая (фиг,4,п) через элемент НЕ 62 (фиг.4,п ) пав спектре разнополярного 8-ми позицион- дается к первым входам элементов И 64-66 ного сигнала отсутствует. непосредственно, а к первым входам элеПри появлении комбинаций "000" в 55 ментов И 67 и 68 и ко второму входу элеменструктуре исходных двоичных последова-, та И 64 — через элемент задержки 63 на тельностей (фиг.З,г -гз) на выходе суммато- величину Т/2 (фиг.4,n2), причем сигнал с вы-. ра формируются разнополярные импульсы . хода преобразователя уровня 57 (фиг.4,м) (биимпульсы) вида и 1 или .-ф 1 с длитель- поступает ко второму входу элемента И 63 и ностью Т/2, полярность которых устанавли- к первому входу элемента И 70 непссредст1809544

10 венно, а ко вторым входам элементов И 66 и 70 — через элемент задержки 61 на величину Т/2 (фиг,4,мр), при этом сигнал с выхода детектора 54 (фиг.4,л) подается ко второму входу элемента И 67 и к первому 5 входу элемента И 69 непосредственно, а ко вторым входам элементов И 65 и 69 — через элемент задержки 58 на величину Т!2 (фиг,4,л z).

С выхода ВТЧ последовательность так- 10 товых импульсов (фиг,4,р) через элемент НЕ

59 (фиг.4,р ) поступает к синхровходу шифратора 71 и к третьим входам элементов И

64-70, с помощью которых обеспечивается соответственно избирательное разделение 15 входного 8-ми позиционного сигнала с длительностью импульсов Т/2 и Т (фиг.4,о ) по уровню, длительности и временному положению импульсов внутри тактового интервала Т в соответствии с предло>кенным 20 алгоритмом декодирования (1Т вЂ” — > ЗВ) и формование,на их выходах во второй половине тактового интервала Т импульсов с длительностью Т/2 (фиг,4,с -ст), каждый из которых отображает соответствующую 25 комбинацию из 3-х двоичных символов ("001", "010", "011", "100", "101", "110", "111"), из которых был сформирован по предложенному алгоритму кодирования (ЗВ— >1Т) входной 8-ми позиционный сигнал 30 (фиг,4,о ), причем в случае поступления на вход устройства разнополярных импульсов (биимпульсов) с длительностью Т/2 в тактовом интервале Т виде 1 или 1, соответствующих кодируемой комбинации 35

"000", ни один из элементов И 64-70 в этом случае не сработает (на выходах всех элементов И 64-70 будут нулевые потенциалы), что и будет отобра>кать наличие такой комбинации на входе устройства. 40

Импульсы, сформированные с помощью элементов И 64-70, поступают соответственно с их выходов (фиг.4,с -ст) ko входам .D1-D7 шифратора 71. вход "DO" которого в схеме устройства не используется. 45

Алгоритм работы шифратора 71 поясняется с помощью табл.2, Из табл.2 следует, что при наличии единичного потенциала на каком-либо из входов 00-D7 шифратора на его выходах FO-F2 50 формируется соответствующая комбинация из 3-х двоичных символов, причем при наличии нулевых потенциалов на всех входах (D0-D7) шифратора на его выходах формируются комбинации "000". 55

Таким образом, в зависимости от структуры входного 8-ми позиционного сигнала на выходах шифратора 71 (FO-F2) формируются соответствующие параллельные комбинации из 3-х двоичных символов с длительностью импульсов Т/2, из которых восстанавливаются соответственно исходные двоичные последовательности с длительностью импульсов Т/2 в тактовом интервале Т, следующих с номинальной тактовой частотой F=1/Ò (фиг,4,а1,61,в1) которые поступают соответственно к приемникам дискретной информации, синхровходы которых подключены к выходу элемента НЕ 59 (фиг,4, р1).

Формула изобретения

Устройство для уплотнения каналов связи, содержащее на передающей стороне последовательно соединенные генератор импульсов и первый элемент задержки, параллельный регистр, информационные входы которого являются информационными входами передающей стороны, девять элементов И, первый элемент запрета, два элемента ИЛИ, первый элемент НЕ, триггер, единичный и инверсный выходы которого подключены соответственно к первым входам восьмого и девятого элементов И, и последовательно соединенные преобразователь уровня, к входу которого подключен выход второго элемента ИЛИ, и сумматор, выход которого является выходом передающей стороны, при этом выходы четвергого, шестого и восьмого, и пятого, седьмого и девятого элементов И соединены соответственно с пепвым, вторым и третьим входами первого элемента ИЛИ, выход которого подключен к второму входу сумматора, и с первым, вторым и третьим входами второго элемента ИЛИ, а на приемной стороне— выделитель тактовой частоты, вход которого является информационным входом приемной стороны и соединен с входом первого детектора уровня, выход которого подключен к первому входу элемента ИЛИ, и с входом второго детектора уровня, выход которого через преобразователь уровня подключен к второму входу элемента ИЛИ, три элемента задержки, семь элементов И, первый элемент НЕ, к входу которого подключен выход выделителя тактовой частоты, и второй элемент НЕ, вход и выход которого соединены соответственно с выходом элемента ИЛИ и с входом третьего элемента задержки, выход которого подключен к первому входу пятого элемента И, о т л и ч а ющ е е с я тем, что, с целью повышения пропускной способности каналов связи, введены на передающей стороне восемь детекторов импульсов, восемь дифференцирующих блоков, второй элемент задержки, третий элемент ИЛИ, входы которого соединены с выходами первого, второго, третьего и четвертого детекторов импульсов, к вхо1809544

25

35

50

55 дам которых подключены соответственно выходы первого, второго, третьего и четвертого дифференцирующих блоков, и с выходом второго элемента задержки, к входу которого подключен выход третьего детектора импульсов, третий элемент задержки, четвертый элемент ИЛИ, входы которого соединены с выходами пятого, шестого, седьмого и восьмого детекторов импульсов, к входам которых подключены соответственно выходы пятого, шестого, седьмого и восьмого дифференцирующих блоков, и с выходом третьего элемента задержки, к входу которого подключен выход седьмого детектора импульсов, последовательно соединенные первый двоичный счетчик, к сигнальному входу которого подключен выход третьего элемента ИЛИ,и пятый элемент

ИЛИ, выход которого подключен к установочному входу первого двоичного счетчика, выход которого соединен с инверсным входом триггера, последовательно соединенные второй двоичныи счетчик, к сигнальному входу которого подключен выход четвертого элемента ИЛИ, и шестой элемент ИЛИ, выход которого подключен к установочному входу второго. двоичного счетчика, выход которого соединен с единичным входом триггера, седьмой, восьмой, девятый и десятый элементы ИЛИ, четвертый и пятый элементы задержки, входы и выходы которых соединены соответственно с выходами восьмого и девятого элементов

И, к вторым входам которых подключен выход первого элемента И, и с четвертыми входами второго и первого элементов ИЛИ, которые соединены соответственно с перBblMH входами восьмого и седьмого элементов ИЛИ, вторые входы и выходы которых соединены соответственно с выходами девятого и восьмого элементов И и с входами восьмого и четвертого дифференцирующих блоков, выходы второго и третьего элементов И подключены соответственно к пятым входам первого и второго элементов ИЛИ и к входам первого и пятого дифференцирующих блоков, выходы четвертого, пятого, шестого и седьмого элементов И соединены соответственно с входами второго, LUGGTol третьего и седьмого дифференцирующих блоков, второй элемент НЕ, последовательно соединенные третий двоичный счетчик, к сигнальному входу которого подключен выход первого элемента задержки, и второй элемент запрета, прямой вход которого соединен с выходом первого элемента задержки и с прямым входом первого элемента запрета, инверсный вход и выход которого соединены соответственно с выходом второго элемента HF; к входу которого подключен выход третьего двоичного счетчика, и с входом первого элемента НЕ, который соединен с тактовым входом параллельного регистра, с вторыми входами первого, второго и третьего элементов И и с первым входом девятого элемента ИЛИ, второй вход которого соединен с выходом первого элемента

Н Е и с вторыми входами четвертого и пятого элементов И, а также дешифратор, информационные входы и выходы которого соединены соответственно с выходами параллельного регистра и с первыми входами первого, второго, третьего, четвертого, пятого, шестого и седьмого элементов И, причем выход девятого элемента ИЛИ подключен к управляющим входам дешифратора и к вторым входам шестого и седьмого элементов И, выходы которых соединены с входами десятого элемента ИЛИ, выход которого подключен к третьему входу сумматора, при этом установочный вход третьего двоичного счетчика и вторые входы пятого и шестого элементов ИЛИ являются сбросовым входом передающей стороны, выход второго элемента запрета подключен к шестому входу первого элеМента ИЛИ, а на приемной стороне введен шифратор, информационные входы, которого соединены с выходом первого элемента И, к первому входу которого подключен выход второго элемента НЕ, с выходом второго элемента

И, к первому входу которого подключен выход второго элемента НЕ, с выходом третьего элемента И, к первому входу которого подключен выход второго элемента НЕ, с выходом четвертого элемента И, к первому входу которого подключен выход третьего элемента задержки, который соединен с вторым входом первого элемента И, с выходом пятого элемента И, с выходом шестого элемента. И, к первому входу которого подключен выход первого детектора уровня, который соединен с вторым входом четвертого элемента И и с выходом седьмого элемента И, первый вход которого соединен с выходом преобразователя уровня, с входом второго элемента задержки, выход которого подключен к вторым входам третьего и седьмого элементов И, и с вторым входом пятого элемента И, третий вход которого соединен с третьим входом первого элемента И, с третьим входом второго элемента И, к второму входу которого подключен выход первого элемента задержки, с третьим входом третьего элемента И, с третьим входом шестого элемента И, к etoрому входу которого подключен выход первого элемента задержки, с третьим входом седьмого элемента И, с синхровходом шифратора, выходы которого являются выхода14

1809544

Таблица 1

П р и м е ч а н и е: значком "Х" обозначено произвольное состояние, соответствующее уровню логического "О" или логической "1"

Таблица 2 ми приемной стороны, и с выходом первого элемента НЕ, выход первого детектора уровня подключен к входу первого элемента задержки.

1809544

1809544 (o ! I О ! I 0 > I 0 а

I О 0 ! f I 0 0

„! о ! о o ! о

1

t еа 85 еч еа e6 O I 07 Ю вЂ” 1

Ж! Ж7 Ж щ,—:ц, ж ТИ!

Т/Д тз, тр

Т ф6

1809544

Т -!! I о о !. » ! о г. о

1 .! О г !

Составитель Г.Панченко

Техред М,Моргентал Корректор M.Ïåòðîâà

Редактор

Заказ 1291 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1.13035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина. 101

Л

l л, 3 Т,," и, М I! I

0 I! I I О I I I О

I !

1 !

СО