Специализированная микроэвм

 

Изобретение относится к вычислительной технике и может быть использовано для обучения. Целью изобретения является упрощение микроЭВМ. Специализированная микроЭВМ содержит вход 1, таймеры 2 и 3 вертикальной и горизонтальной разверток, блоки 4 и 5 оперативной и постоянной памяти , регистр 6 сдвига, триггеры 7 и 8, блок 9 формирования телевизионных сигналов, блок 10 управления таймерами, дешифратор 11, формирователь 12 управляющих сигналов , генератор 13 импульсов, делитель 14 частоты, дешифратор 15, генератор 16 вызова ДМА, микропроцессор 17 и выход 18. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sl)s G 06 F 13/00. 3/153

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. (89) CS/26686 (48) 30.12,87 (21) 7774306/24 (22) 16.10,86 (46) 07.06.93. Бюл. Рв 21 (31) PV 300 — 86 (32) 14.01.86 (33) CS (71) Тесла, концерновы подник (CS) (72) Эдуард Смутны и Ян Мерцл (CS) (56) ON0RA2TZA 314S Tesla ELSTPOI, 16.04.86. (54) СПЕЦИАЛИЗИРОВАННАЯ МИКРОЭВМ.. Ы 1820390 А1 (57) Изобретение относится к вычислительной технике и может быть использовано для обучения. Целью изобретения является упрощение микроЭВМ. Специализированная микроЭВМ содержит вход 1, таймеры 2 и 3 вертикальной и горизонтальной разверток, блоки 4 и 5 оперативной и постоянной памяти, регистр 6 сдвига, триггеры 7 и 8. блок 9 формирования телевизионных сигналов, блок 10 управления таймерами, дешифратор 11, формирователь 12 управляющих сигналов, генератор 13 импульсов, делитель 14 частоты, дешифратор 15, генератор 16 вызова ДМА, микропроцессор 17 и выход 18, 1 ил.

1820390

Изобретение относится к вычислительной технике и может быть использовано для обучения.

Цель изобретения — упрощение микро-.

Э ВМ. 5

На чертеже представлена структурная схема специализированной микроЭВМ.

Специализированная микроЭВМ содержит входы 1 микроЭВМ, таймеры 2 и 3 вертикальной и горизонтальной разверток, блоки 4 и 5 оперативной и постоянной памяти, регистр 6 сдвига, триггеры 7 и 8, блок 9 формирования телевизионных сигналов, блок 10 управления таймерами, дешифратор 11, формирователь 1 2 управляющих сигналов, генератор 13 импульсов, делитель 14 частоты. дешифратор 15, генератор 16 вызова ДМА, микропроцессор 17 и выход 18 микроЭВМ.

Специализированная микроЭВМ раба- 20 тает следующим образом.

Основой схемы специализированной микроЭВМ является микропроцессор 17, причем его тип может быть любой. Микропроцессор 17 должен только обладать спо- 25 собностью по запросу задавать шину данных и адресов для передачи данных из блока 5.

Основная частота для управления рабо-. той микроЭВМ вырабатывается в генерато- 30 ре 13. Выход генератора 13 подключен к сдвигающему входу регистра 6, по этому соединению задается частота сдвига регистра. Этот же выход генератора 13 соединен также с входом делителя.14 частоты. Дели- 35 тель 14 частоты управляет работой дешифратора 15. . Дешифратор 15 дешифрует два из восьми состояний делителя 14 частоты,.Сигнал с первого выхода дешифратора 15 подается 40 на второй вход регистра 6 сдвига. Этот сигнал управляет заполнением данных в регистр 6 сдвига при . формировании изображения, Второй выход дешифратора

15 управляет считыванием адресов памяти 45 иэ таймеров 2 и 3. Первый и второй выходы дешифратора 15 являются активными только при формировании изображения, что происходит при активном состоянии выхода микропроцессора 17. 50

Первый выход делителя 14 частоты.подключен к третьему входу микропроцессора 17. Этот сигнал задает время для микропроцессора 17. Выход делителя 14 частоты подключен к входу таймера 2 и задает частоту 55

его рабаты. Для графического изображения

320х240 точек на телеприемнике эта частота равняется 1 МГц, а скорость передачи информации между блоком 5 и регистром 6 равняется п.ри формировании изображения

1 Мбайт .с, Третий выход делителя 14 частоты соединен с вторым входам формирователя 12. При активном состоянии третьего входа формирователя 12 (падтверждение

ДМА из микропроцессора 17) происходит выход считывания денных из блока 5 при формировании изображения. Формирователь 12 работает и в случае, если не проис.ходит формирования иэображения, т.е., тогда, когда не подтвержден сигнал ДМА из микропроцессора 17. При этом третий вход формирователя 12 является неактивным,;а микропроцессор 17 выдает на общем четвертом выходе управляющие сигналы на чтение, регенерацию содержания памяти и запись информации в блок 5 и формирователь 12.

Микропроцессор 17 выдает управляющие сигналы на своем четвертом выходе, (Так как не все управляющие сигналы обла-. дают прямым значением для описания функции включения специализированной микроЭВМ, то они не все подробно описаны). Также не приводятся вход/выход, присоединение клавиатуры, устройства для печатания данных, магнитофона и других общеизвестных частей. Микропроцессор.17 выдает на общем первом выходе нижнюю половину адреса. (AL - нижних 8 бит), а на общем выходе верхнюю половину адреса (AH =. верхних 8 бит}. Адреса вводятся в общий второй и общий третий входы блока

4 и в общий второй и общий третий входй блока 5. Общий двухсторонний первый ввод микропроцессора 12 содержит данные; при считывании передаются данные в микропроцессор 17 из блока памяти 4 с помощью общего двухстороннего первого ввода блока 4, а из блока 5 — общим двухсторонним первым вводом блока 5, при записи данных из микропроцессора 17 в блок 5 происходит с помощью общего двухстороннего первого ввода блока 5. Общий двухсторонний первый ввод,,общий первый вывод, общий второй вывод и общий четвертый вывод микропроцессора 17 являются активными только в том случае, когда микропроцессор

17.находится в работе. С помощью четвертого ввода микропроцессора 17 периферийные блоки системы могут одолжить у микропроцессора 17 общий второй вывод, общий первый вывод, общий двухсторонний первый вводи общий четвертый вывод. Если . микропроцессор 17 решит ответить положительно, то на основе запроса, поданного по четвертому вводу микропроцессора 17, отсоединяется общий второй вывод, общий первый вывод, общий двухсторонний первый ввод и общий четвертый вывод микропроцессора 17, что приведет его до так

1820390 называемого третьего состояния. Подтверждение одолжения так называемое подтверждение ДМА происходит на третьем выводе микропроцессора 17. Запрос о одолжении преобразует генератор 16. На вход генератора 16 подключен первый выход таймера 3. Этот сигнал является вертикаль,ным бланкирующим импульсом. 8 тот момент, когда должно быть изображение на дисплее, вход генератора 16 войдет в активное состояние, а генератор 16 реализует на своем выходе запрос о одолжении, который поступает на четвертый вход микропроцессора 17. Микропроцессор 17 подтвердит одолжение активации третьего вывода микропроцессора 17, который разблокирует функцию дешифратора 15 с помощью второго входа дешифратора 15 и потом переключит функцию формирователя 12 с помощью третьего входа формирователя

12.

Третий выход микропроцессора l7 подключен также к третьему входу блока дешифратора 11, Дешифратор 11 расшифровывает верхние адреса микропроцессора 17, подходящие к своему общему второму входу и нижние адреса микропроцессора 17, подходящие на общий первый вход дешифратора 11 (обычно достаточно дешифровать только часть самых высоких адресных битов высших адресов).

Если третий выходдешифратора.11 не является активным, дешифратор 11 обращается к памяти блока 4 или к памяти блока 5 с помощью своего первого или BTopof0 выходов. При подтверждении ДМА третий вход дешифратора 11 является активным и де-. шифратор 11 работает тэк, что независимо от состояния общего первого и общего второго входов выбирает только данную часть памяти блока 5. Таким образом, память изображения является частью памяти блока Ь и при изображении зта часть выбирается несмотря на состояние общего второго выхода и общего первого выхода микропроцессора

17, Блок 10 управления таймерами управляется с помощью общего второго входа блока 10 от входа 1. Блок 10 обеспечивает .программирование таймера 2 и таймера 3 с помощью программы после включения микроЭВМ или при изменении параметров изображения (время синхронизации .и бланкирования).

Программирование обоих таймеров 2 и

3 происходит следующим образом. Общий двухсторонний первый вход таймера 2 соединен с общим вторым выходом микропроцессора 17, а общий двухсторонний первый вход таймера 3 соединен с общим первым выходом микропроцессора 17. Упрэвляю щий общий второй вход таймера 2 управляет общим первым выходом блока 10, э управляющий общий второй вход таймера 3 управляет общим вторым выходом блока 10, Поэтому программирование таймера 2 и таймера 3 происходит с адресами микропроцессора 17 с помощью блока 10.. После программирования оба таймера 2 и 3 могут выполнять свои функции. Таймер 2 выдает нэ втором выходе горизонтальную синхронизацию, подводимую на второй вход триггера 8 и одновременно на четвертый вход

10 таймера 3, который служит для задавания начала вертикальной части временной развертки. Первый выход таймера 2 выдает горизонтальный бланкирующий импульс, а тот в свою очередь передается на второй вход триггера 7. Второй выход таймера 3

20 соединен с первым входом триггера 8 одновременно с вторым входом микропроцессора 17, что является вызовом к прерыванию.

Первый выход таймвра 3 выдает вертикальный бланкирующий импульс, а он, в свою очередь, передается на первый вход триггера 7. Как уже было сказано, этот импульс управляет и входом генератора 16.

Триггер 8 преобразует синхроимпульсы с первого и второго входов в импульсы необходимой ширины. Синхроимпульсы с выхода триггера . поступают как синхронизэционная смесь на первый вход

30 блока 9.

Триггер 7 складывает бланкирующие импульсы из таймера 2 и бланкирующие импульсы из таймера 3. Сигнал с выхода триггера 7, представляющий собой рый при формировании иэображения (третий выход микропроцессора 17 в активном состоянии) наполнен данными, подходящими на общий первый вход регистра 6. Данные приходят из общего двухстороннего первого входа блока 5 и задаются с общего двухстороннего первого входа данных таймера 2 и с общего двухстороннего первого входа данных таймера 3. В регистре 6 данные переводятся в серийную форму, а на выходе регистра 6 находится видеосигнал

50 для регулирования яркости дисплея

Блок 9 образует из синхроимпульсов нэ первом входе, из бланкирующих импульсов. на втором входе и иэ видеосигнала на треть55 ем входе телесигнэл для монитора или телеприемника нэ своем выходе блока 9 преобразования телесигнала, соединенном с выводным зажимом 18.. бланкирующий сигнал, видео, поступает на

40 второй вход блока 9, На третий вход блока 9 поступает сигнал с выхода регистра 6, кото1820390

Составитель О. Болдырев

Техред М.Моргентал Корректор О. Кравцова

Редактор С. Кулакова

Заказ 2031 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Формула изобретения . Специализированная микроЭВМ, содержащая таймер горизонтальной и вертикальной разверток, блоки оперативной и постоянной памяти, регистр сдвига, триггеры, блок формирования телевизионных сигналов, генератор импульсов, делитель частоты, блок управления таймерами, два дешифратора, формирователь управляющих сигналов, генератор вызова ДМА и микропроцессор, отличающаяся тем, что, с целью упрощения микроЭВМ, группа входов блока управления таймерами является входами микроЭВМ, а первая и вторая группы выходов блока соединены соответственно с первыми группами входов таймеров горизонтальной и вертикальной разверток, первый выход таймера горизонтальной развертки соединен с первым входом первого триггера, второй выход соединен с первым входом второго триггера и первым входом таймера вертикальной развертки, первый выход которого соединен с вторым входом первого триггера и входом генератора вызова ДМА, а второй выход соединен с вторым входом второго триггера и первым входом микропроцессора, второй вход которого со-. единен с выходом генератора вызова ДМА. выходы триггеров соединены соответственно с первым и вторым входами формирователя телевизионных сигналов, третий вход которого соединен с выходом регистра сдвига, а выход является выходом устройства, выход генератора импульсов соединен с первым входом регистра сдвига и входом делителя частоты, первый выход которого соединен с третьим входом микропроцессора, второй выход соединен с первым входом

5 таймера горизонтальной развертки, третий выход соединен с первым входом формирователя управляющих сигналов, а группа выходов соединена с группой входов первого дешифратора, первый выход которого сое10 динен с вторым входом регистра сдвига, второй выход соединен с вторыми входами таймеров горизонтальной и вертикальной разверток, входы первого и второго дешифраторов; второй вход формирователя управ15 ляющих сигналов и вход блока управления, таймерами подключены к выходу микропроцессора, йервая группа выходов которого соединена с входами-выходами таймера горизонтальной развертки и первыми группа20 ми входов второго дешифратора и блоков постоянной и оперативной памяти, вторая группа выходов микропроцессора соединена с второй группой входов таймера вертикальной развертки и вторыми группами

25 входов второго дешифратора и блоков постоянной и оперативной памяти, третья группа выходов микропроцессора соединена с группой входов формирователя управляющих сигналов, выходы которого

30 соединены с третьей группой входов блока оперативной памяти, входы-выходы микропроцессора соединены с входами-выходами блоков постоянной и оперативной памяти а группой входов регистра сдвига.