Устройство для контроля цифровых схем

 

Изобретение относится к автоматике и вычислительной технике. К последовательной схемедлинному триггеру добавлены средства, обеспечивающие возможность самотестирования. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s 6 06 F 11/26

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4928405/24 (22) 16.04.91 (46) 15.08,93. Бюл, ¹ 30 (75) Н.Д.Стукач (56) Авторское свидетельство СССР

N 1196845, кл, G 06 F 11/00, 1984.

Авторское свидетельство СССР

¹ 1302269, кл. 6 06 F 11/00, 1984, Изобретение относится к вычислительной технике и может быть использовано для построения тестопригодных логических устройств.

Цель изобретения — повышение тестопри годности.

На фиг.1 показана функциональная схема устройства; на фиг.2 — функциональная схема "длинного триггера"; на фиг,3 — функциональная схема дискриминатора; на фиг,4 — временная диаграмма проверки устройства; на фиг.5 — временная диаграмма работы дискриминатора, Устройство содержит (фиг.1) контролируемую схему ("длинный триггер") 1, линию

2 задержки, формирователи импульса 3, 4 и

5, дискриминаторы 6 и 7, сумматор 8 по модулю два, источник 9 импульса сброса, имеет информационные входы 10 и выходы

11, диагностический вход 12, диагностический выход 13.

Линия 2 имеет задержку Т, Каждый из дискриминаторов 6 и 7 имеет синхровходы 18. 19, вход 20 сброса, выход

21.

Формирователи 3 и 4 могут быть выполнены в виде дифференцирующих цепочек или в виде дифференцирующих трансформаторов. Назначение каждого из этих фор„„5U„„1833878 А1 (54) УСТРОЙСТВО gf1R KQHTPQPR bl1cDРОВЫХ СХЕМ (57) Изобретение относится к автоматике и вычислительной технике. К последовательной схеме — "длинному триггеру" добавлены средства, обеспечивающие возможность самотестирования. 5 ил. мирователей — передавать (в виде кратковременного(по длительности гораздо меньше Т) логического "0") срез выходного ймпульса на выход.

Формирователь 5 может быть выполнен в виде интегрирующей цепочки, Его назначение — пропускать с выхода 24 на выход 13 только импульсы длительностью, не меньшей Т.

Каждый из дискриминаторов 6 и 7 содержит (фиг.3) триггеры 27 и 28, элемент 29 задержки.

Источник 9 предназначен для формирования импульса сброса в момент включения питания устройства. .Элемент 29 может быть выполнен в виде интегрирующей цепочки.

В рабочем режиме устройство используется по своему назначению (как прототип), При этом на входе 12 удерживается "0", Устройство проверяется относительно кратных константных отказов логич с <их элементов согласно фиг.4.

Обозначим через т задержку логического сигнала на пути "14-16" и на пути

"15-17". Задержка элемента 29 каждого из дискриминаторов б и 7 должна быть равна

3/2 Г, Соотношения между T u r должны отвечать фиг.4, Будем считать что И (фиг.2) 1833878

55 столь велико. что задержками распространения по пути "18-21",можно пренебречь, Перед началом интервала проверки на нечетных входах 10 (обозначенных на фиг.4 через 10) фиксируется "0", а на четных входах 10 (обозначенных на фиг.4 через 10) фиксируется "1". В интервале t входы 10 переводятся в противоположное состояние, которое сохраняется до конца интервала проверки.

Интервал проверки начинается с подачи на вход 12 импульса И1 длительностью т, где х(Т.

Если устройство исправно, то дальнейшее происходит в соответствии с фиг.4, а именно: импульс И1 проходит на вход 18 дискриминатора 6 и, пройдя по пути "1416", поступает на вход формирователя 3 в виде импульса И2. Срез импульса И2 через формирователь 3 воздействует на вход 19 дискриминатора 6, вызывая переключение дискриминатора 6 в противоположноесостояние. Это вызывает переключение в противоположное состояние сумматора

8.

Кроме того, импульс И1 проходит через линию 2 в виде импульса ИЗ, который поступает на вход 18 дискриминатора 7 и, пройдя по пути "15-17", поступает на вход формирователя 4 воздействует на вход 19 дискриминатора 7, вызывая переключение дискриминатора 7 в противоположное состояние. Это вызывает переключение в противоположное состояние сумматора 8.

В результате сумматор 8 формирует импульс длительностью Т, который проходит через формирователь 5 на выход 13, При этом каждый из дискриминаторов 6 и 7 работает в соответствии с фиг,5, где tc27 и tc28 — задержки срабатывания триггеров

27 и 28 (для правильной работы устройства необходимо; чтобы времена срабатывания, предуставки и удержания триггеров 27 и 28 были много меньше, чем 1/2 т3.

Применительно к дискриминатору 6 через И18 обозначен импульс И1, а через

И19 — импульс кратковременного логического "0", выбранный формирователем 3 под воздействием строба импульса И2.

Применительно к дискриминатору 7 через И18 обозначен импульс ИЗ, а через И19— импульс кратковременного логического "0". выработанный формирователем 4 под воздействием строба импульса И4, Конец импульса И18 вызывает прием состояния триггера 28 в триггер 27, Пока изменение состояния триггера 27 проходит через элемент 29, начало импульса

И19 вызывает занесение в триггер 28 старого состояния триггера 27, То есть после прохождения пары импульсов И18 и И19 выход

21 дискриминатора переключается в противоположное состояние, Важны следующие свойства дискриминатора: в случае исправности дискриминатора непоступление на вход 19 среза импульса в течение примерно времени после поступления среза импульса на вход 18 вызывает превращение дискриминатора в генератор логической константы; при константных отказах своих логических элементов дискриминатор теряет способность формировать импульсы, по крайней мере импульсы большей длительности, чем у импульсов И18 и И19.

Пусть на выходе 13 наблюдается импульс длительностью Т.

Это свидетельствует об исправности формирователя 5, сумматора 8, дискриминаторов 6 и 7 и формирователей 3 и 4, а также о том, что сигналы в точках 14 — 17 соответствуют фиг,4, Поскольку оказывается, что для контролируемой схемы 1 выполняется полный тест,. он исправлен. Кроме того, исправна линия 2, А появление на выходе 13 импульса длительностью Т вслед за подачей на вход 12 импульса И1 однозначно свидетельствует об исправности устройства, Формула изобретения

Устройство для контроля цифровых схем, содержащее сумматор по модулю два, о т л и ч а ю щ е е с я тем, что, с целью увеличения глубины контроля, устройство содержит линию задержки, три формирователя импульсов, два дискриминатора, причем диагностический вход устройства соединен с первым входом разрешения контролируемой цифровой схемы, с первым синхровходом первого дискриминатора, а через линию задержки — с вторым входом разрешения контролируемой цифровой схемы и с первым синхровходом второго дискриминатора, первая контрольная точка контролируемой цифровой схемы соединена с входом первого формирователя импульсов, выход которого соединен с вторым синхровходом перво;о дискриминатора, выход которого соединен с пеовым входом сумматора по модулю два, второй вход которого соединен с выходом второго дискриминатора, второй синхровход которого соединен с выходом второго формирователя импульсов, вход которого соединен с второй контрольной точкой контролируемой

1833878 цифровой схемы, выход сумматора по модулю два соединен с входом третьего формирователя импульсов, выход которого является выходом ошибки устройства, вход сброса устройства соединен с входами сброса обоих дискриминаторов.

33878

23

24

1833878 8 ИВ

Фиг. 5

Составитель Н. Стукач

Техред М;Моргентал Корректор M. Самборская

Редактор

Заказ 2687 Тираж Подписное

BÍÈÈÏÈ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент"; г. Ужгород, ул.Гагарина, 101

Устройство для контроля цифровых схем Устройство для контроля цифровых схем Устройство для контроля цифровых схем Устройство для контроля цифровых схем Устройство для контроля цифровых схем 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении легко тестируемых многоразрядных суммирующих схем

Изобретение относится к вычислительной технике и может быть использовано для диагностирования логических блоков

Изобретение относится к вычислительной технике и может быть использовано при построении систем контроля и диагностики сложных цифровых устройств, Целью изобретения является расширение функциональных возможностей за счет сохранения на произвольно выбранных выходах устройства фиксированных уровней логических сигналов в цикле псевдослучайного тестирования

Изобретение относится к области автоматики и вычислительной техники, в частности к устройствам автоматизированного контроля моделей, и может быть использовано для определения коэффициента ошибок по единичным элементам при различных отношениях сигнал/помеха при проведении приемосдаточных испытаний модемов в процессе серийного производства

Изобретение относится к информационной и вычислительной технике и может быть использовано для формирования тестовых последовательностей в процессе контроля, настройки и диагностирования неисправностей цифровых устройств

Изобретение относится к контрольноизмерительной технике и может быть использовано в устройствах проверки логических ячеек вычислительных машин

Изобретение относится к цифровой вычислительной технике, в частности к средствам автоматизации контроля и поиска неисправностей в устройствах с дискретным характером функционирования, и может быть использовано в автоматизированных комплексах отладки и ремонта цифровых устройств

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля работоспособности цифровых блоков и схем, поиска и локализации в них неисправностей как в процессе регулировки, так и в процессе эксплуатации

Изобретение относится к системам управления телевидением и радиовещанием

Изобретение относится к цифровой вычислительной технике и может быть использовано в автоматизированных системах для контроля ЭВМ

Изобретение относится к области электрорадиотехники и может быть использовано для проверки функционирования DVD плеера

Изобретение относится к способу и системе отладки многоядерной системы с возможностями синхронной остановки и синхронного возобновления

Изобретение относится к области автоматики и цифровой вычислительной техники

Изобретение относится к испытательной технике и может быть использовано для диагностики функционирования микросхем оперативной памяти во всех отраслях микроэлектроники и радиотехники

Изобретение относится к средствам построения модели состояния технического объекта
Наверх