Микропрограммное устройство управления

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при -проектировании микропрограммных устройств управления. Цель изобретения - сокращение объема оборудования микропрограммного устройства управления. Сущность изобретения состоит в многофункциональном использовании поля логических условий микрокоманд (в линейных

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 Е 9/22

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) /»

Г

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4496956/24 (22) 19.10.88 (46) 23.08,93. Бюл. М 31 (71) Производственное объединение "Харьковский завод электроаппаратуры" (72) Г.Н.Тимонькин, В.С.Харченко, HË,.Áëàгодарный, С.Н.Ткаченко, В.П.Улитенко и

Б.О.Сперанский (56) Авторское свидетельство СССР

М 1278845, кл. G 06 F 9/22, 1984.

Авторское свидетельство СССР

М 1140121, кл. G 06 F 9/22, 1983. ь!Й2 1835544 А1 (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ (57) Изобретение относится к области автоматики и вычислительной техники и может быть йспользовано прй проектировании микропрограммных устройств управления ° Цель изобретения— сокращение объема оборудования микропрограммного устройства управления.

Сущность изобретения состоит в многофункциональном использовании поля логических условий микрокоманд (в линейных

1835544

35

40 мутатора 17 ч микрокомандах в этом поле хранится информация об адресе очередной микрокоманды, в микрокомандах ветвления хранится код проверяемого логического условия). Устройство содержит блок 1 памяти, регистр 7 адреса, регистр 8 микрокоманд, триггер 9 пуска, генератор 10 константы, генератор 11 константы, Изобретение относится к области автоматики и вычислительной техники и может быть использовано при проектировании микропрограммных устройств управления.

Целью изобретения является сокращеwe объема оборудования микропрограммного устройства управления за счет повышения гибкости адресации микрокоманд.

На фиг.1 приведена функциональная схема предлагаемого устройства; на фиг.2— форматы микрокоманд; на фиг.3 — размещение микрокоманд — последователей в блоке памяти, на фиг,4 — временная диаграмма работы устройства.

Микропрограммное устройство управления (фиг.1) содержит блок 1 памяти с выходами 2 поля микроопераций, первого и второго полей 3, 4, адреса поля 5 кода условия, поля 6 типа адресации, регистр 7 адреса, регистр 8 микрокоманд, триггер 9 пуска, генератор 10 константы, генератор 11 константы, генератор 12 импульсов с выходами

13 (первой последовательности импульсов) и 14-(второй последовательности импульсов), первый коммутатор 15 адреса, второй

16 коммутатор адреса, третий коммутатор

17 адреса, мультиплексор 18, дешифратор

19; сумматор 20, элемент 21 И, вход 22 пуска, вход 23 кода операции, вход 24 условий, выход 25 сигнала микрооперации "Конец команды", выход 26 сигнала микрооперации

"Конец работы", выходы 27 микроопераций, выходы 28 первого и второго полей адреса, выход 29 первого поля адреса, выход 30 второго поля адреса, выход 31 поля кода условия, выход 32 первого и второго полей адреса и поля кода условия, выходы 33-36 дешифратора 19.

Назначение элементов и узлов устройства.

Блок 1 памяти предназначен для хранения микрокоманд. В устройстве реализуется четыре формата микрокоманд (фиг.2); генератор 12 импульсов, коммутаторы 15, 16, 17 адреса, мультиплексор 18, дешифратор 19, сумматор 20, элемент 21 И. Новыми в устройстве являются:.второй коммутатор

16 адреса, третий коммутатор 17 адреса, дешифратор 19, генераторы 10, 11 констант, сумматор 25, элемент 21 И. 4 ил. — первый формат (фиг.2,а) — в полях 3 — 5 микрокоманды записан адрес Асп следующей микрокоманды, в поле 2 — код микроопераций, в поле 6 — код 00; — второй формат (фиг,2б) — полях 3, 4 микрокоманды записан код Л приращения адреса, в поле 5 — код логического условия, в поле 2 — код микроопераций, в поле 6 — код

01;

10 — третий формат — в поле 3 записан код

Й первого приращения, в поле 4 записан код hz второго приращения, в поле 5 записан код логического условия, в поле — код 10; — четвертый формат — в поле 3 записан код h< первого приращения, в поле 4 записан код Ь второго приращения, в поле 5— код логического условия, в поле 6 — код 11, Содержимое полей 3;4,5 поступает на выход 32, содержимое полей 3, 4 поступает на выход 28, содержимое полей 3 и 4 поступает соответственно на выходы 29, 30.

Регистр 7 служит для хранения адреса микрокоманды и выдачи его на блок 1 памяти.

Регистр 8 предназначен для хранения содержимого поля 2 микроопераций микрокоманд и выдачи его на выходы 25; 26, 27, В исходном состоянии все триггеры регистра

8 за исключением триггера соответствующего сигналу микрооперации "Конец команды", находятся в нулевом состоянии, Триггер 9 пуска служит для включения генератора 12 импульсов и установки в исходное состоя ние регистров 7, 8. При нахождении триггера 9 в единичном состоянии включен генератор 12. При нахождении триггера 9. в нулевом состоянии генератор 12 .. выключен и регистры 7, 8 находятся в исходном состоянии, Генератор 10 формирует нулевой код и выдает его на соответствующие входы комГенератор 11 формирует коо константы

С и выдает его на коммутатор 17. Генератор

1835544

17 может быть реализован, например, подсоединением сигналов логического "0" и логической "1" к соответствующим выходам.

Генератор 12 предназначен для формирования на выходах 13 и 14 двух последовательностей тактовых импульсов.

Длительность импульсов, период их следования и временной сдвиг между последовательностями импульсов определяются исходя из обеспечения устойчивости работы устройства.

Коммутатор 15 осуществляет выдачу на регистр 7 адреса кода операции со входа 23, либо кода адреса с выхода сумматора 20, Коммутатор 16 служит для передачи на сумматор 20 базового адреса очередной микрокоманды с выхода регистра 7, либо с выхода

32 блока 1.

Коммутатор 17 предназначен для выдачи приращения адреса очередной микрокоманды с выходов 28, 29, 30 блока 1 памяти, либо с выходов генераторов 10, 11, на сумматор 20.

При реализации микрокоманды первого — четвертого форматов на выходе коммутатора 17 формируются следующие коды

° — нулевой код (первый формат); — С (х =О) или Ь(х = Я) (второй формат); — 6> (xp =О) или Ь (х =. Я (третий формат); — Ь = h. 110000...0 (х =0) или b,"--00...01

Ь(хд =1)

Здесь х — значение проверяемого логического условия.

Мультиплексор 18 служит для выделе.ния со входа 24 сигнала проверяемого логического условия ху и выдачи его на коммутатор 17.

Дешифратор 19 осуществляет декодирование поля 6 формата микрокоманды и формирования соответствующих управляющих сигналов. При выполнении микрокоманды первого формата имеет место сигнал на выходе 33 дешифратора 19, пои выполнении микрокоманд второго. четвертого форматов — на выходах 34,33,32 соответственно.

Сумматор 20 осуществляет формирование адреса очередной микрокоманды путем реализации выражения

А +1=А(+ (р, где At — код на выходе коммутатора 16 (содержимое регистра 7 при реализации микрокомэнд 2-4 (форматов), либо содержимое полей 3,4.5 текущей микрокоманды (при реализации микрокоманды 1 формата);

20

30 выход 27 устройства. Коды остальных полей

35. микрокомандьь поступают на коммутаторы

16, 17, мультиплексор 18, дешифратор 19 и

5

50 р- код на выходе коммутатора 17.

Элемент 21 И формирует сигнал установки в исходное состояние триггера 9 пуска при окончании работы устройства.

Микропрограммное устройство управ. ления работает следующим образом.

В исходном состоянии тр,: гер 9 пуска и регистры 7, 8 находятся в нулевом состоянии (за исключением первого триггера, регистра 8. формирующего сигнал микрооперации "Конец раб команды"). Цепи установки в исходное состояние нэ фигуре условно не показаны, Раббота устройства начинается с поступлением сигнала пуска на вход 22. При этом триггер 9 переходит в единичное состояние и включает генератор 12. Код операции со входа 23 через коммутатор 15 поступает нэ информационный вход регистра 7, По заднему фронту импульса с выхода 13 генератора 12 код операции (адрес первой микрокоманды соответствующей микропрограммы) записывается в регистр 7; По этому адресу из блока 1 памяти выбирается первая микрокоманда микропрограммы.

Операционная часть микрокоманды (поле 2) с выхода блока 1 памяти поступает на регистр 8 микрокоманд и записывается в нем по заднему фронту импульса с выхода 14 генератора 12. При этом сигнал микрооперации "Конец команды". на выходе первого триггера регистра 8 сбрасывается. Сигналы микроопераций с регистра 8 поступают на участвуют в формировании кода адреса очередной микрокоманды.

Формирование адреса очередной микрокоманды при выполнении микрокоманды первого формата происходит следующим образом. Дешифратор 19 анализирует содержимое поля 6 микрокоманды и формирует сигнал на выходе 33. При этом адрес Ан. очередной к микрокоманды (содержимое полей 3.4,5 текущей микрокоманды) через коммутатор 16, сумматор 20 и коммутатор

15 поступает на регистр 7. Так как сигналы на выходах 34-36 дешифратора 19 отсутствуют, то на выходе коммутатора 17 будет нулевой код. Следовательно. Ai+> опреде-. лится выражением

А,-Ь+ О- Л.

Формирование адреса очередной микрокоманды при реализации микрокоманд второго четвертого форматов происходит следующим образом. Код проверяемого; огического условия с поля 5 через выход 31 поступает на мультиплексор 18. При этом

1835544

Ан-тФ проверяемое логическое условие х со входа

24 поступают через мультиплексор 18 на коммутатор 17, При выполнении микрокоманды второго формата сигнал будет на выходе 34 дешифратора 19, В этом случае на выход коммутатора 17 передается код с выхода генератора 11 константы (при х О) либо код с выхода 28 блока 1 памяти (при хт -1) и адрес At+1 очередной микрокоманды на выходе сумматора 20 формируется в соответствии со следующим выражением

Ан-с, при ху-О

At+1

Анд, при хт-1

При выполнении микрокоманд третьего формата сигнал будет на выходе 33 дешифратора 19. В этом случае на выход коммутатора 17 передается код Лt с выхода 29 блока

1 памяти (при ху О), либо код hz с выхода 30 блока 1 памяти(при х =1). Адрес Ан.т очередной микрокоманды в этом случае определяется выражением

Ai+ Ьт, при к =О, А + hg, при к =1.

При выполнении микрокоманд четвертого формата сигнал будет на выходе 32 дешифратора 19. В этом случае на выход коммутатора 17 передается код 0001 Л(при х -О) либо код 61 00...0 (при х =1). Адрес Ан-т очередной микрокоманды в этом случае определяется выражением

Ai+0001 А при х =О

Ai+i

AI+ 6100 ...О, при х,т=1.

Сформированный адрес Al+1 (для всех типов форматов микрокоманд) с выхода сумматора 20 через коммутатор 15 поступает на регистр 7. По очередному импульсу с выхода 13 генератора 12 адрес А;+1 записывается в регистр 7, По этому адресу из блока

1 памяти выбирается очередная микрокоманда. Далее устройство функционирует аналогично описанному выше алгоритму.

Формула изобретения

Микропрограммное устройство управления, содержащее блок памяти, регистр адреса, регистр микрокоманд, первый коммутатор адреса, триггер пуска, мультиплексор, генератор импульсов. причем вход кода операции устройства соединен с первым информационным входом первого коммутатора адреса, выход которого соединен с информационным входом регистра адреса. выход регистра адреса совдинен с адресным входом блока памяти, выход поля мик5

50 роопераций блока памяти соединен с информационным входом регистра микрокоманд, выходы микрооперации которого соединены с выходами микроопераций устройства. выход признака "Конец команды" регистра микрокоманд соединен с управляющим входом первого коммутатора адреса, вход пуска устройства соединен с установочным входом триггера пуска, прямой выход которого соединен с входом пуска генератора импульсов, первый и второй выходы которого соединены с входами синхронизации соответственно регистра адреса и регистра микрокоманд, выход поля кода условия блока памяти соединен с адресным входом мультиплексора, информационные входы которого подключены к входам условий устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения обьема оборудования, оно содержит первый и второй генераторы константы, второй и третий коммутаторы адреса, дешифратор, сумматор и элемент И, причем выход регистра адреса соединен с первым информационным входом второго коммутатора адреса. выход которого соединен с первым входом сумматора, выход которого соединен с вторым информационным входом первого коммутатора адреса, выходы первого и второго полей адреса и поля кода условия блока памяти соединены с вторым информационным входом второго коммутатора адреса, выход первого генератора константы соединен с первым информационным входом третьего коммутатора адреса, выход первого и второго полей адреса блока памяти соединен с вторым информационным входом третьего коммутатора адреса, выход первого поля адреса блока памяти соединен с третьим информационным входом третьего коммутатора адреса, четвертый информационный вход которого соединен с выходом второго поля адреса блока памяти, выход второго генератора константы соединен с пятым информационным входом третьего коммутатора адреса, выход которого соединен с вторым входом сумматора, выход поля типа адресации блока памяти соединен с входом дешифратора. первый выход дешифратора соединен с управляющим входом второго коммутатора адреса, с второго по четвертый выходы дешифратора соединены соответственно с первого по третий управляющими входами третьего коммутатора адреса. выход мультиплексора соединен с четвертым управляющим вхОдом третьего коммутатора адреса, второй выход генератора импульсов соединен с первым входом элемента И. выход ногоро о соединен с вxîäoм сбро .а трt1(.. пI пи:кя, выход

3835544 б) а) А,..х= х/

Aq+d признака "Конец работы" регистра микрокоманд соединен с вторым входом элемента

И, инверсный выход триггера пуска соединен с входом сброса регистра адреса и установочными входами соответствующих раэрядов регистра микрокоманд, Ag

Ху х„

1835544

23

j1

ÌÇ

27

Составитель Ю. Ланцов

Техред М.Моргентал Корректор А. Козориз

Редактор А. Козлова

Заказ 2982 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35; Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород. ул, Гагарина, 101