Устройство для отображения символьной информации на экране видеоконтрольного блока

 

Использование: автоматика и вычислительная техника,анализаторы мультиплексных каналов и аппаратуры для вывода информации из ЭВМ на дисплей. Сущность изобретения: устройство содержит 1 блок памяти (1), 1 блок управления 3(3), 1 генератор тактовых импульсов (4). регистр атрибутов (6), 1| знакогенератор (5), 1 формирователь видеосигнала (7), 1 делитель частоты (8), 1 буферный блок (2). 6 ил.

союз сове.тских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 3/153

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ

Од (21) 5003470/24 (22) 24.07.91 (46) 23.08.93. Бюл. hb 31 (71) Ленинградское конструкторское бюро

"Импульс" Беликолукского производственного объединения "Радиоприбор" (72) В.С.Балан, M.Ñ.Ãðîññìýí и В.А.Шкебельский (73) Завод "Маяк" (56) Авторское свидетельство СССР

bh 1499331, кл. G 06 F 3/153, 1987, „, Я2„„1836678 АЗ (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ

СИМВОЛЬНОЙ ИНФОРМАЦИИ НА 3КРАНЕ ВИДЕОКОНТРОЛЬНОГО БЛОКА (57) Использование: автоматика и вычислительная техника, анализаторы мультиплексных каналов и аппаратуры для вывода информации из 38M на дисплей. Сущность изобретения: устройство содержит 1 блок памяти (1), 1 блок управления 3(3), 1 генератор тактовых импульсов (4), 1 регистр атрибутов (6), 1 знакогенератор(5), 1 формирователь видеосигнала (7), 1 делйтель частоты (8), 1 буферный блок (2}. 6 ил, 1836678

Изобретение относится к автоматике и вычислительной технике и может быть использовано в анализаторах. мультиплексных каналов и в другой аппаратуре для вывода информации из ЭВМ на дисплей.

Цель изобретения — повыщение достоверности отображаемой информации за счет контроля устройства при его тестировании путем сквозной проверки устройства с использованием scex его блоков.

На фиг,1 представлена функциональная схема устройства; на фиг. 2 — блок памяти; на фиг. 3 — блок управления; на фиг. 4— знакогенератор, на фиг. 5 — формирователь видеосигнала: на фиг. 6 — временная диаграмма.

Устройство содержит блок 1 памяти, буферный блок 2, блок 3 управления, генератор 4 тактовых импульсов, знакогенератор

5, регистр 6 атрибутов, формирователь 7 2 видеосигнала, делитель 8 частоты, Следующими позициями обозначены: двунаправленная шина 9, первая 10, вторая

11, третья 12, четвертая 13, первая 14 дополнительная, и вторая 15 дополнительная ши- 2 ны, 16-вход-выход устройства, 17— адресный вход устройства, 18 — первый управляющий и 19 — второй управляющий входы устройства, 20 — выход видеосигнала, 21 — выход синхроимпульса (ССИ) и 22 — выход кадрового синхроимпульса (КСИ) устройства.

Блок 1 памяти выполнен на микросхеме

ОЗУ 02 типа КР537РУ8А и микросхеме магистрального приемо-передатчика 01 типа

Ê588ÂA1.

Буферный блок 2 выполнен на микросхеме стробируемого логического элемента

НЕ типа К561ЛН1.

Блок 3 управления выполнен на микросхеме селектора адреса 01 типа К588ВГ1, микросхеме контроллера ЗУ 02 типа

К588ВГ2, микросхемах И-ИЛИ 03, 04, 05, 06 типа К561ЛС2, включенных поразрядно относительно входных и выходных шин (по

4 разряда на каждую микросхему) и выполняющих функцию мультиплексирования для групп входов Х и У, микросхемах счетчиков

01, 08, 09, 010 типа 1564 ИЕ7, микросхеме мультиплексора 011 типа 1564КП11, микросхемах программируемых логических матриц 012, 013, типа КР556РТ2 и микросхемы

012, 013 выполняют функции дешифраторов. Их прошивка осуществлена по следующим логическим выражениям:

Микросхема 012:

У1 - А9.А11

У2 - A9,À11 А9,А10.А11

УЗ А10.А11

Микросхема 013:

У1 = А1.Аа

У2 = А2.АЗ,А5.А6

УЗ = А5 А9,A10 А7,А9 А10 У4 = AG.А7,А9 А10

Генератор 4 тактовых импульсов выполнен иа микросхеме ГУН (генератора, управляемого напряжением) типа КР531ГГ1.

Знакогенератор 5 выполнен иа базе микросхем ПЗУ 01 типа К568РЕ1-0003 со стандартной прошивкой знакогенератора и микросхемы регистра сдвига 02 типа

К555ИР9.

Регистр 6 атрибутов выполнен на микросхеме четырех Д-триггеров типа

К555ТМ8, Формирователь 7 видеосигнала выполнен иа микросхеме логического элемента

НЕ 01 типа К555ЛН1, микросхеме логического элемента 2И-4ИЛИ-НЕ 02 типа

К555ЛР13 и микросхеме логического элемента 4И вЂ” 2ИЛИ-НЕ 03 типа К555ЛР4.

Делитель 8 частоты выполнен на микросхеме двоичного счетчика типа К555ИЕ7.

Устройство дпя отображения символьной информации. на экране выдеокоитропьного блока вырабатывает три сигнала— видеосигнал (ВС), строчный (синхроимпупьс (ССИ), кадровый синхроимпупьсы (КСИ) и работает следующим образом.

Принцип действия устройства состоит в непрерывном последовательном считывании содержимого блока 1 памяти и выводе содержимого на экран дисплея (видеоконтрольного блока). Информация в блок 1 памяти записывается по мере необходимости через двунаправленную шину 9 внешним микропроцессором во время обратного хода кадровой развертки, когда видеосигнал блокируется и не требуется регенерация иэображения на экране дисплея. Во время прямого хода кадровой развертки информация считывается иэ блока 1 памяти в темпе формирования растра нэ экране, регенерируя изображение. Генератор 4 вырабатывает тактовые импульсы с периодом следования, равным времени засветки одной точки. Эти импульсы поступают в блок

3 управления, формирующий из них строчные и кадровые сиихроимпульсы, подаваемые на дисплей. Помимо того, в блоке 3 управления формируется комбинированный импульс гашения по строке и кадру. Он поступает иэ формирователь 7 видеосигнала, Помимо того, в блоке 3 формируется сигнал готовности устройства, необходимый для обращения микропроцессора. Он совпадает по времени с импульсом гашения по кадру и поступает через блок 2 на выходвход 16 устройства, Синхронно с сигналом готовности блок 3 управления передает че1836678 сигнал с выхода формирователя 7 видеосигнала подаются на первый, второй 45

50 реэ шину 11 на блок 1 памяти код адреса, который поступил на адресный вход 17 устройства от внешнего микропроцессора.

Таким образом, во время обращения микропроцессор получает возможность адресовать конкретные ячейки памяти для записи информации, Из сигналов чтения и записи, поступающих с первого 18 и второго

19 управляющих входов устройства на блок

3 управления, во время обратного хода кадровой развертки формируются сигналы выбора кристалла и запись и в память, поступающие на управляющие входы блока

1 памяти. При отсутствии сигнала готовности (т.е. во время прямого хода кадровой развертки) на адресный вход блока 1 памяти по шине 11 подаются коды адресов, вырабатываемые в блоке 3 управления. При этом сигнал выбора кристалла устанавливается в активное, а сигнал записи в пассивное состояние, что обеспечивает считывание информации из памяти.

Данные из блока 1 памяти поступают по шине 12 на первый адресный вход знакогенератора 5 и rio шине 15 — на вход регистра

6 атрибутов. определяя текущий код отображаемого символа и дополнительные признаки (атрибуты) отображения — ин версию и мигание символа. На второй адресный вход знакогенератора по шине 13 поступэет код номера строки разложения символа, вырабатываемый блоком 3 управления. На информационный вход формирователя 7 видеосигнала поступает преобразованный в последовательную форму код разложения символа, из которого на выходе формирователя вырабатывается видеосигнал с учетом поступающих на него символов гашения, мигания и признаков отображения. Сигнал мигания поступает с выхода делителя 8 частоты,на вход которого подается кадровый синхроимпульс. Сигнал готовности и гашения с выходов блока 3 управления и видеои третий информационные входы блока 2 соответственно. Блок 2 позволяет внешнему микропроцессору считывать состояние этих сигналов. Для этого на управляющий вход блока 2 подается сигнал из блока 3 управления. Он формируется при обращении,микропроцессора к блоку 2, т.е. при подаче на адресный вход 17 устройства ко- . да блока 2 и при подаче. сигнала чтения на вход 18 устройства.

При автоматическом тестировании устройства внешний микропроцессор сначала проверяет исправность ОЗУ блока 1 памяти традиционными методами, осуществляя с учетом сигнала готовности (т.е. во время

40 обратного хода по кадру), запись, считывания и сравнение контрольных кодов.

После этого ОЗУ заполняется кодами пробела (черный- экран) с признаками инверсии (белый экран) и мигания (чередование черного и белого экрана).

Видеосигнал (ВС) на выходе формирователя 7 в этом случае имеет вид, показанный на фиг. 6а. С периодом мигания чередуются белый и черный цвета экрана.

На фиг. 6 б показана структура небольшого фрагмента видеосигнала во время белого экрана. Сигналы гашения по строке (фиг. 6в) и по кадру(фиг. 6г), поступая на вход формирователя Т, блокируют видеосигнал в соответствующие промежутки времени.

Период мигания больше периода кадрового синхроимпульса и синхронного с ним сигнала готовности, т.к. сигнал мигания вырабатывается делителем 8 частоты из кадрового синхроимпульса. Микропроцессор через блок 2 считывает состояние видеосигнала совместно с состоянием сигналов гашения и готовности. Поскольку требуется контролировать только действующий видеосигнал, т.е. во время прямого хода по строке и прямого хода по кадру, то в данном случае микропроцессор работает по НЕГОТОВНОСТИ и учитывает состояние сигнала гашения: а) если сигнал готовности — лог.О сигнал гашения — лог.0 и видеосигнал — лог.1, то это означает, что микропроцессор, будучи несинхронизированным с разверткой дисплея, считает состояние сигналов во время белого экрана, б) если сигнал готовности — лог.О. сигнал гашения — лог.1 и видеосигнал — лог,О, то этот результат не принимается во внимание, т.к. это момент обратного хода по строке, в) если сигнал готовности — лог,1, то результаты считывания также не принимаются во внимание, т,к, этот момент обратного хода по кадру, r) если сигнал готовности — лог.О, сигнал гашения — лог.О и видеосигнал — лог.О, то означает, что микропроцессор считал состояние сигналов во время черного экрана.

Если микропроцессор, проведя многократное считывание состояний упомянутых трех сигналов, зафиксировал чередование белого и черного экранов через равные промежутки времени, то устройство считается исправным. В противном случае делается вывод о его неисправности.

Такая проверка, включающая считывание выходного видеосигнала совместно с сигналами гашения и готовности, интегрально охватывает все блоки устройства, 1836678 позволяя косвенно судить об их работоспособности. Заявляемое устройство позволяет s автоматическом режиме проводить анализ выходных сигналов, осуществляя тем самым сквозной контроль его работоспособности и обнаруживая большое число возможных неисправностей сверх йеисправностей 03У блока памяти, которые выявляются традиционными методами, Технико-экономическая эффективность заявляемого устройства состоит в значительном повышении достоверности автоматического контроля исправности устройства при его тестировании. Такой контроль осуществляется не на уровне одного блока, точней на уровне ОЗУ, а на уровне всего устройства от входа до выхода, т.е. на уровне всех em блоков. При этом не требуется участия оператора для визуального контроля устройства.

Время, требуемое для поиска неисправностей, и расходы, требуемые для проведения ремонта устройства, существенно снижены.

Иэ сказанного выше следует, что в заявляемом устройстве самопроверка гораздо глубже, а эффективность ее гораздо выше, чем в устройстве-прототипе.

Формула изобретения

Устройство для отображения символьной информации на экране видеоконтрольного блока, содержащее блок памяти, знакогенератор, блок управления, формирователь видеосигнала и генератор тактовых импульсов, выход которого соединен с тактовыми входами блока управления и знакогенератора, первый и второй управляющие входы блока управления являются соответственно первым и вторым управля20

35 тов и делитель частоты, первый информационный вход буферного блока соединен с седьмым выходом блока управления, второй информационный вход — с восьмым выходом блока управления, третий информационный вход — с выходом формирователя видеосигнала, управляющий вход — с девятым выходом блока управления, а выход — с входом-выходом устройства, вход регистра атрибутов соединен с выходом блока памяти, первый и второй выходы регистра атрибутов — с первйм и вторым управляющими входами формирователя видеосигнала соответственно, третий управляющий вход которого связан с восьмым выходом блока управления, вход делителя частоты подключен к шестому выходу блока управления, а выход — к четвертому управляющему входу формирователя вйдеосигналэ. ющими входами устройства адресный вход блока управления — адресным входом устройства, первый выход блока управления соединен с адресным входом знакогенера5 тора, второй адресный вход которого соединен вторым выходом блока управления, третий и четвертый выходы которого подключены к первому и второму управляющим входам блока памяти соответственно, входвыход которого является входом-выходом устройства, пятый и шестой выходы блока управления являются выходами строчного и кадрового синхроимпульсов устройства соответственно, выход знакогенератора соединен с информационным входом формирователя видеосигнала, выход которого является выходом видеосигнала устройства, о т л и ч а ю щ е е с я тем, что оно содержит буферный блок, регистр атрибу1836678

7,2

1836673

1836678 балдес о акал

Сознал

Санал

Фиг. 6

Составитель В.Балан

Текред M. Моргентал Корректор М.Керецман

Редактор Т.Иванова

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 3020 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб„4/5