Перемножитель электрических сигналов

 

Перемножитель электрических сигналов относится к электрическим вычислительным , устройствам и может быть использовано в аналоговых вычислительных машинах, а также в системах управления приводами переменного тока. Сущность изобретения: перемножитель содержит безынерционный умножитель (1), переключатели полярности (2,3), переключатель с памятью (4), блок синхронизации (5) усредняющий сумматор (6). 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5ою G 06 G 7/16

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ GCCPj

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ

{21) 4916492/24 (22) 05.03.91 (46) 23.08,93, Бюл. М 31 (71) Научно-производственное обьединение

"Ротор" (72) M.È.éðîñëàâöåâ, А.Г,Лукашенко и

B.ÈЛопов (73) Научно-производственное абьединение

"Ротор" (58j А.Г,Алексеенко, Е.Г,Коломбет, Г.И.Стародуб "Применение прецизионных аналоговых ИС", M. 1981, с.98.

Авторское свидетельство СССР

Ь 1084821, кл, G 06 G 7/16, 1982 - прототип.

„„5U „„1836694 АЗ (54) ПЕРЕМНОЖИТЕЛЬ ЭЛЕКТРИЧЕСКИХ

СИГНАЛОВ (57) Перемножитель злектрических сигналов относится к злектрическим вычислитель-, ным. устройствам и может быть использовано в аналоговых вычислительных машинах, а также в системах управления приводами переменного тока.

Сущность изобретения: перемножитель содержит безынерционный умножитель (1), переключатели полярности (2,3), переключатель с памятью(4), блок синхронизации (5) усредняющий сумматор (6). 4 ил.

1836694

Предлагаемое изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах, а также в схемах управления приводами переменного тока.

Целью предполагаемого изобретения является повыщение точности перемно>кителя переменных ва времени сигналов.

Поставленная цель достигается тем, что в известный перемнажитель электрических сигналов, содержащий первый и, второй модуляторы, входы которых являются входами перемнажителя, безынерционный умножитель, первый и второй входы которого подключены к выходам первого и второго модуляторов, блок управления, первый выход которого подключен к управляющим входам модуляторов, фильтр низких частот, выход которого является выходом перемножителя, введен управляемый переключатель с памятью; подключенный входным выводом к выходу безынерционного умножителя, управляющим входом — к второму выходу блока управления, фильтр низких частот снабжен вторым входам и подключен первым и вторым входами к первому и второму выходным выводам управляемого переключателя с памятью соответственна, Повышение точности перемножения переменных ва времени сигналов достигается за счет уменьшения. динамической погрешности, вносимой фильтром нижних частот. Уменьшение указанной погрешности обеспечивается за счет использования фильтра низких частот с увеличенной поло.сой пропускания; Это позволяет сделать то, что в заявляемом устройстве погрешность

PN ЬУ + С) измеряется и вычитается из результата перемна>кения, а погрешность перемножения (Х ЬY + Y ЬХ) мадулируется частотой, увеличенной в два раза, Сопоставительный анализ с прототипом показывает, что заявляемое устройства отличается наличием управляемога переключателя с памятью, подключенного входным выводом к выходу безынерционного умножителя, управляющим входом — к второму выходу блока управления, фильтр низких частот снабжен вторым входам и подключен первым и вторым входами к первому и второму выходным выводам управляемога переключателя с памятью

cooTG8TcTBeHHo, Это позволяет сделать выводао соответствии заявляемого технического решения критерию "новизна". Поскольку указанное отличие позволяет решить поставленную задачу повышения точности перемножения, а при изучении других технических решений в данной области техники не были выявлены признаки, отличающие заявляемое решение от прототипа, это дает возможность утверждать, что заявляемое техническое решение соответствует критерию "существенные отличия", На фиг.1 изображена функциональная схема перемножителя электрических сигналов; на фиг.2 — один из вариантов выполне"0 ния блока управления; на фиг,3 — один из вариантов выполнения модулятора; на фиг.4 — эпюры сигналов в узловых тачках перемножителя.

Перемножитель электрических сигна"5 лав садер>кит безынерционный умножитель . 1, переключатели полярности 2 и 3, переключатель 4 с памятью, блок 5 синхронизации и усредняющий сумматор 6 с неинвертирующим и инвертирующим вхо20 дами. Безынерционный умножитель 1 подключен входами к выходам переключателей

2 и 3, а выходом — к входному выводу переключателя 4 с памятыа. Блок 5 синхронизации подключен первым выходом 7 к управляющим входам переключателей 2 и 3, а вторым выходом 8 к управляющему входу переключателя 4 с памятью, Переключатель

4 с памятью подключен выходными выводами к входам сумматора 6, выход которого

30 является выходом перемнажителя. Входами перемнажителя являются входы переключателей 2 и 3, Переключатель 4 с памятью может быть выполнен по схеме, содержащей управляе35 мые ключи 9, 10 и накопительные конденсаторы 11, 12, Входные выводы ключей 9, 10 обьединены служат входным выводом блока 4, Управляющие входы клю«ей 9, 10 обьединены и служат управляющим входом

40 блока 4. Выходные выводы ключей 9, t0 соединены с первыми выводами конденсаторов 11, 12 и служат выходными выводами блока 4. Вторые выводы конденсаторов 11, 12 подключены к общей шине.

Елок 5 синхронизации содержит последовательно соединенные мультивибратар

13, триггер 14. схему НЕ 15 и схему И 16, а также последовательна соединенные делитель 17 частоть1 (выпалненный на счетчике

50 ИЕ6) и схему HE 18, При этом делитель 17 частоты подключен к выходу мультивибратора 13, а выходом к второму входу схемы И

16. К первому выходу 7 блока управления относятся выходы 7.1 и 7,2, являющиеся вы55 ходами триггера 14 и схемы И 16. Вторым выходам 8 блока управления служит выход схемы НЕ 18.

Переклика«атель 2 (3) содержит схему 19 вычитания на операционном усилителе, инвертиру ащий вход которой подключен через управляемый ключ 20 к первому неинвертирующему входу, Второй неинвертирующий вход схемы 19 вычитания подключен через управляемый ключ 21 к общей шине.

При этом, сигнальным входом модулятора 5 служит инвертирующий вход схемы 19 вычитания, управляющим входом — управляющие входы ключей 20 и 21, а выходом— выход схемы 79 вычитания, Устройство работает следующим абра- 10 зом, Цикл работы определяется периодом следования управляющих импульсов переключателя 4 с памятью. В промежутке между управляющими импульсами ключ 9. 15 замкнут, а ключ 10 разомкнут. На выходе безынерционного умножителя 1 формируется сигнал

U7 = X Y+ f(X ЛУ+ Y М)+ГИХЛ Y+ Л, (2) 20 где Х, Y — перемножаемые сигналы;

Л Х, Л У вЂ” смещения на соответствующих входах безынерционного умножителя 1 с учетом смещений, вносимых переключате- 25 лями2 и 3;

Ь- смещение на выходе безынерционного умножителя 1;

f — периодическая энакопеременная функция с единичной амплитудой и с пери- 30 одом, равным 2 т; т — период следования задающих импульсов, формируемых одновибратором 13.

Этот сигнал поступает через замкнутый ключ 9 на неинвертирующий вход сумма- 35 тора 6.

С приходом управляющего импульса ключ 9 размыкается, а ключ 10 замыкается.

При этом на выходе безынерционного умножителя 1 формируется сигнал 40

u>,,= ЬХЛ У+Л

На время замыкания ключа 10 накопительный конденсатор 12 подключается к вы- 45 . ходу безынерционного умножителя 1. После прихода нескольких управляющих импульсов накопительный конденсатор 12 зарядится до входного напряжения, и на инвертирующий вход усредняющий сумма- 50 тор 6 будет поступать напряжение, равное

U 8,(3).

Поскольку смещения ЛХ, Ь Y и Л являются по существу постоянными параметрами, то длительность управляющих 55 импульсов и частота их следования могут быть выбраны достаточно малыми величинами.

В ло лент размыкания ключа 9 на о и тельный конденсатор 11 запоминает выходное напряжение безынеро.бронного умножителя 1. На время размыкания ключа

9 неинвертирующий вход фильтра 6 низких частот оказывается подключенным к накопительному конденсатору 11. Поскольку произведение XY не может заметно измениться эа столь короткий интервал времени, то сигнал на неинвертирук щем входе сумматора 6 с высокой степенью точности будет описываться выражением (2) в течение всего времени работы перемножителя, На фиг,4 приведены сфаэирован ные диаграммы сигналов на выходах блоков, иллюстрирующие работу предлагаемого перемножителя аналоговых сигналов, где

Ц-7 — сигнал на j-ом выходе I-ro блока; j — - 1,2, l = 4,13,...,18.

Поскольку на неинвертирующий и инвертирующий входы усредняющего сумматора 6 приходят сигналы, описываемые выражениями (2) и (3), то выходной сигнал перемножителя можно записать так

2 = Ф(ХУ + f(X Л Y + Y ЛХ)}, где Ф(j — оператор, определяющий воздействие блока 6 низких частот на входной сигнал.

Отображением оператора Ф(} в комплексной области является амплитудно-фазовая характеристика фильтра Ф(в).

Высокочастотная помеха f (X Ь Y +

+Y Л X), присутствующая на входе блока 6, имеет несущую частоту ж = 2 л/2 т. При выборе усредняющего сумматора 6 с граничйой частотой его эффективной полосы пропускания в7 < c0, высокочастотная помеха

f (Х Л Y + Y ЬХ) отфильтровывается и не проходит на выход перемножителя.

В этом случае выходной сигнал перемножителя запишется в виде:

2 = Ô(ХY}=X Y+ д, где д — динамическая погрешность перемножения.

Эта погрешность зависит от соотношения эффективной полосы пропускания блока 6 и спектральной характеристики полезного сигнала X Y. При этом, чем шире полоса пропускания блока 6, тем меньше вносимая ногpBLUHOCTb.

Формула изобретения

Перемножитель электрических сигналов, содержащий первый и второй переключатели полярности, информационные входы которых являются соответственно первым и

1836694 иг.

7.2 7. вторым информационными входами перемножителя, безынерционный умножитель, первый и второй входы которого подключе- ны к выходам первого и второго переключателей полярности, управляющие входы 5 последних подключены к первому входу блока синхронизации, усредняющий сумматор, выход которого является выходом перемножителя, отличающий с я тем, что, с целью повышения точности перемножения, в него введен переключатель с памятью, информационный. вход которого подключен к выходу безынерционного умножителя, управляющий вход — к второму выходу блока синхронизации, а первый и второй выходы подключены соответственно к суммирующему и вычитающему входам усредняющего сумматора.

1836694 IIIIIIIIflllllILWll ll ll l! till

Г1 П П П П П Ш1Ш Г П Г

ППП ГШГШП ШЛ.GÏ Г П

:1Г Ц Г

Составитель М. Ярославцев

Теяред М, Моргентал Корректор Я, Ливринц

Редактор

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

Заказ 3021 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5