Микропроцессорная система

 

Использование: в системах автоматики повышенной надежности. Цель изобретения - повышение помехоустойчивости системы . Система содержит первый и второй каналы 1 и 2 обработки информации, в каждом из которых имеется микропроцессорное устройство 3.1 и 3.2, первые 4.1 и 4.2 и вторые 5.1 и 5.2 порты обработки информации , блоки 6.1 и 6.2 формирования контрольного сигнала, содержащие делители 7.1 и 7.2 частоты, соединенные первым выходом со счетными входами регистров 8.1 и 8.2 сдвига, выходы которых через элементы НЕ 9.1 и 9.2 соединены с входом последовательной записи, а также элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 10,1 и 10.2. причем выходы блоков 6.1 и 6.2 подключены к второму и третьему входам элемента 15 сравнения, выход которого является контрольным выходом устройства, а также первый генератор 11 тактовых импульсов, соединенный выходом с входом микропроцессорного устройства первого канала 1 обработки информации , и генератор 14 одиночного импульса , соединенный выходом с входом запуска элемента 15 сравнения и входами установки микропроцессорных устройств 3.1 и 3.2 и регистров 8.1 и 8.2 сдвига. Кроме того, система содержит второй генератор 11 тактовых импульсов, соединенный выходом с входом микропроцессорного устройства второго канала 2 обработки информации, и генератор 12 контрольной частоты, соединенный выходом с первым входом элемента 15 сравнения, причем выходы первых портов 4,1 и 4,2 обмена информацией микропроцессорных устройств обьединены двусторонним каналом связи, а выходы вторых информационных портов 5.1 и 5.2 подключены к информационным входам соответствующих регистров 8.1 и 8.2 сдвига в блоках 6.1 и 6.2 формирования контрольного сигнала. Счетные входы делителей 7.1 и 7.2 частоты подключены к выходу элемента 15 сравнения, а входы установки в О этих делителей подключены к выходу генератора 14 одиночного импульса. Выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10.1 и 10.2 являются выходами блоков 6.1 и 6.2, при этом первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с третьими выходами делителей 7.1 и 7.2 частоты, вторые входы - с выходами регистров 8.1 и 8.2 сдвига , а вторые выходы делителей 7.1 и 7.2 частоты соединены с входами параллельной записи данных регистров 8.1 и 8.2 сдвига и с входом управления микропроцессорного устройства. 1 ил. К с о о ее п

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ

1 (с

1С

О (1

Комитет Российской Федерации по патентам и товарным знакам (21) 4950561/24 (22) 27.06.91 (46) 07.09.93. Бюл. ¹ ЗЗ вЂ” 36 (71) Научно-производственное объединение автоматизации и систем управления железнодорожного транспорта (72) Маршов С.В., Розенберг Е.Н., Кисельгоф Г.К., Врубель Д.В., Зорин В,И., Каэимов

Г,А., Лебедев M,Ì„Ñêîðîõoäîâ В,И„Калько

В.А, (73) Научно-исследовательский и проектноконструкторский институт средств автоматизации на железнодорожном транспорте (54) МИКРОПРОЦЕССОРНАЯ СИСТЕМА (57) Использование: в системах автоматики повышенной надежности, Цель изобретения — повышение помехоустойчивости системы. Система содержит первый и второй каналы 1 и 2 обработки информации, в каждом из которых имеется микропроцессорное устройство 3.1 и 3.2, первые 4.1 и 4.2 и вторые 5.1 и 5.2 порты обработки информации, блоки 6.1 и 6,2 формирования контрольного сигнала, содержащие делители 7.1 и 7,2 частоты, соединенные первым выходом со счетными входами регистров 8.1 и 8.2 сдвига, выходы которых через элементы НЕ

9.1 и 9.2 соединены с входом последовательной записи, а также элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 10,1 и 10.2, причем выходы блоков 6.1 и 6,2 подключены к второму и третьему входам элемента 15 сравнения, выход которого является контрольным выходом устройства. а также первый генератор 11 тактовых импульсов, соединенный выходом с входом микропроцессорного ус„„Я0„ 2000603 C (зппп G 06 F 11/16, Н 05 К 10/00 тройства первого канала 1 обработки информации, и генератор 14 одиночного импульса, соединенный выходом с входом запуска элемента 15 сравнения и входами установки микропроцессорных устройств

3.1 и 3.2 и регистров 8.1 и 8.2 сдвига. Кроме того, система содержит второй генератор 11 тактовых импульсов, соединенный выходом с входом микропроцессорного устройства второго канала 2 обработки информации, и генератор 12 контрольной частоты, соединенный выходом с первым входом элемента

15 сравнения, причем выходы первых портов 4,1 и 4,2 обмена информацией микропроцессорных устройств объединены двусторонним каналом связи, а выходы вторых информационных портов 5.1 и 5.2 подключены к информационным входам соответствующих регистров 8.1 и 8.2 сдвига в блоках 6.1 и 6.2 формирования контрольного сигнала. Счетные входы делителей 7.1 и 7.2 частоты подключены к выходу элемента 15 сравнения, а входы установки в "0" этих делителей подключены к выходу генератора 14 одиночного импульса, Выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10.1 и

10.2 являются выходами блоков 6.1 и 6.2, при этом первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с третьими выходами делителей 7.1 и 7.2 частоты, вторые входы — с выходами регистров 8,1 и 8.2 сдвига, а вторые выходы делителей 7.1 и 7,2 частоты соединены с входами параллельной записи данных регистров 8.1 и 8.2 сдвига и с входом управления микропроцессорного устройства, 1 ил.

2000603

Изобретение относится к импульсной и вычислительной технике и может быть использовано в системах автоматики повышенной надежности.

Целью изобретения является повышение помехоустойчивости системы.

На чертеже представлена функциональная схема системы.

Система содержит первый 1 и второй 2 каналы обработки информации, в каждом из которых имеется микропроцессорное устройство 3.1(3.2), первые 4,1(4.2) и вторые

5.1(5.2) порты обмена информацией, блок

6.1(6.2) формирования контрольного сигнала, который содержит делитель 7.1(7.2) частоты, регистр 8.1(8.2) сдвига, элемент НЕ

9.1(9.2), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

19,1(10.2). Кроме того, в состав устройства входят первый генератор 11 тактовых импульсов, генератор 12 контрольной частоты, второй генератор 13 тактовых импульсов, генератор 14 одиночного импульса, элемент

15 сравнения.

Система работает следующим образом, При включении питания на вход микропроцессорных устройств 3.1 и 3.2, делителей 7.1 и 7.2 частоты и регистров 8.1 и 8.2 сдвига поступает короткий сигнал сброса, приводящий их в начальное нулевое состояние, Генераторы 11 и 13 тактовых импульсов не требуют синхронизации, и микропроцессорные устройства 3.1 и 3,2 работают асинхронно. . С выхода генератора 12 подается частота, проходящая через элемент 15 сравнения на контрольный выход и поступающая на счетный вход делителей 7,1 и 7.2 частоты блоков формирования контрольного сигнала. С второго выхода делителей 7.1 и 7.2 частота (равная частоте на контрольном выходе элемента 15 сравнения, деленная нэ 8) поступает на С-входы регистров 8,1 и 8.2 сдвига.

Система работает в циклическом режи ме, Под циклом понимается двукратный прогон байта информации, занесенного в регистр 8.1(8.2) сдвига. Сигналы с выходов регистров 8.1(8.2) сдвига поступают на элемент 15 сравнения через элементы И СКЛ ЮЧАЮЩЕЕ ИЛИ 10.1 и 10.2, который при первом цикле прохода их не инвертирует, и через элементы 9.1 и 9,2 — на вход последовательного приема регистров 8.1 и 8.2 сдвига.

В следующем проходе цикла эти инверсные сигналы с выходов регистров 8.1 и 8.2 сдвига через вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10.1 и 10.2 подаются на второй и третий входы элемента 15 сравнения. С первого выхода делителей 7,1 и 7.2

50 частоты сигналы поступают на входы управления микропроцессорных устройств 3,1 и

3.2 и на Н-входы регистров 8.1 и 8.2 сдвига.

Микропроцессорные устройства 3.1 и

3,2 производят опрос информации и при обнаружении переднего фронта этих сигналов выставляют данные, которые через вторые порты 5.1 и 5.2 обмена информацией и блоки 6.1 и 6.2 формирования контрольного сигнала поступают нэ элемент 15 сравнения, По заднему фронту сигналов с первого выхода делителей 7.1 и 7.2 частоты данные из вторых портов 5.1 и 5,2 обмена информацией переписываются в регистры 8.1 и 8.2 сдвига, При этом сигнал на третьих выходах делителей 7,1 и 7.2 частоты меняется на противоположный, и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 10.1 и 10,2 становятся инверторами по отношению к сигналам, идущим с выхода регистров 8,1 и 8.2 сдвига на элемент 15 сравнения.

Перед выдачей информации микропроцессорные устройства 3.1 и 3,2 осуществляют обмен информацией между собой через первые 4.1 и 4,2 порты обмена информацией, каждый из которых независимо проверяет данные. полученные от другого микропроцессорного устройства, со своими нэ предмет допустимости рассогласования.

Если каждый из МП-устройств решит, что рассогласование допустимо, то исходные данные для дальнейшей работы и для выдачи на элемент 15 сравнения принимаются одинаковыми, после чего через вторые

5.1 и 5.2 порты обмена информацией и блоки 6,1 и 6.2 формирования контрольного сигнала информация выдается на элемент 15 сравнения, Если же какой-либо из МП-устройств сочтет, что рассогласование между своими и чужими данными недопустимо велико, то он выдаст на элемент 15 сравнения свою, не совпадающую с другим МП-устройством, информацию. Элемент 15 сравнения обнаружит рассогласование данных, при,1одящих из микропроцессорных устройств, и прекратится выдача частоты на контрольном выходе. При условии разрешения генератор 14 одиночного импульса выдаст на первый 1 и второй 2 каналы обработки информации короткий импульс сброса, и произойдет перезапуск каналов обработки информации. Если следующее рассогпасование (запрос на очередной запуск) от первого 1 и второго 2 каналов обработки информации придет за время, меньшее заранее установленного времени t (время готовности схемы запуска), То злемен1 15 сравнения не перезэпуетится и отключит контрольный выход окончательно

2000603

Формула изобретения

Микропроцессорная система, содержащая первый и второй каналы обработки информации, каждый из которых включает микропроцессорное устройство. первый и второй порты обмена информацией, блок формирования контрольного сигнала, который содержит элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ, делитель частоты, первый выход которого соединен с синхровходом регистра сдвига, выход которого через элемент НЕ соединен с информационным входом последовательной записи регистра сдвига, причем информационные выходы блоков формирования контрольного сигнала каждого канала подключены соответственно к первому и второму информационным входам элемента сравнения, выход которого является контрольным выходом системы. первый генератор тактовых импульсов, выход которого соединен с входом синхронизации микропроцессорного устройства первого канала обработки информации, и генератор одиночного импульса, вход которого соединен с входом разрешения элемента сравнения и входами установки микропроцессорных устройств и регистров сдвига, отличающаяся тем, что, с целью повышения помехоустойчивости, в систему введен второй генератор тактовых импульсов, соединенный выходом с входом

30 синхронизации микропроцессорного устройства второго канала обработки информации, и генератор контрольной частоты. выход которого соединен с частотным входом элемента сравнения, первые входы/выходы первых портов обмена информацией первого и второго каналов о работки информации соединены между собой, выходы вторых портов обмена информацией подключены к информационным параллелЬным входам регистров сдвига соответствующих блоков формирования контрольного сигнала, синхровходы делителей частоты которых подключены к выходу элемента сравненйя, входь| установки в "0" делителей частоты подключены к выходу генератор одиночного импульса, выходы ИСКЛ ЮЧАЮЩЕ Е ИЛИ в каждом из блоков формирования контрольного сигнала являются информационными выходами этих блоков, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым выходом делителя частоты, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом регистра сдвига, третий выход делителя частоты соединен с входом параллельной записи данных регистра сдвига и с входом управления микропроцессорного устройства, информацирнные вход/выход и выход микропроцессорного устройства в каждом канале соединены соответственно с вторым входом/выходом первого и входом второго портов обмена информацией.

2000603

Составитель Д.Ванюхин

Редактор Т.Юрчикова Техред М.Моргентал Корректор В,Петраш

Закаа 3079 Тираж Подписное

1 НПО "Поиск" Роспатента

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101