Многоканальное устройство для ввода информации

 

Использование: устройства передачи дискретной информации. Сущность: устройство содержит: N первых триггеров /5/. N вторых триггеров /6/, 3 мультиплексора /3.4.15/, 4 элемента И /7,8,9,10/, элемент НЕ /17/, дешифратор /2/, блок синхронизации /1/, блок памяти /14/, элемент ИЛИ /13/, 2 счетчика /11,12/, блок сраинения /16/. 6/4-7-11-16-9-15-14, 4-7-11-16-10-12-15, 4-8-13-14,1-2-5-3-14, 4-17-13, 1-10. 1-7. 2-6 Зил

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ййтыщ- q ., иьлиот,, К ПАТЕНТУ

Комитет Российской Федерации по патентам и товарным знакам (21) 4955483/24 (22) 26.06.91 (46) 15.10.93 Бюл. Na 37-38 (71) Научно-исследовательский институт "Квант" (72) Данилов В.Н.; Паниткин ДВ. (73) Научно-исследовательский институт "Квант" (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ

ВВОДА ИНФОРМАЦИИ (57) Использование; устройства передачи дискрет(в) RU (и) 2001427 1 (51) 5 G06 F3 05 ной информации. Сущность: устройство содержит:

Nпервых триггеров /5/,,N вторых триггеров /6/, 3 мультиплексора /3,4,15/, 4 элемента И /7,8,9,10/, элемен НЕ /17/, дешифратор /2/, блок синхронизации /1/, блок памяти /14/, элемент ИЛИ

/13/, 2 счетчика /11,12/, блок сравнения /16/.

6/4-7 — 11 — 16 — 9-15 — 14, 4-7 — 11 — 16 — 10-12-15, 4-8-13-14, 1 — 2 — 5 — 3-14, 4 — 17-13, 1 — 10, 1-7, 2-6.

3 ил.

ЬЭ

СР

М

М 4

2001427

50 первого счетчика 11

Изобретение относится к вычислительной технике и может быть использовано в устройствах передачи дискретной информации.

Цель изобретения — повышение быстродействия устройства.

На фиг. 1 представлена структурная схе 1а многоканального устройства для вво да информации; на фиг. 2 — структурная схема блока синхронизации; на фиг, 3— временные диаграммы входного сигнала.

Многоканальное устройство для ввода информации содержит блок 1 синхронизации, дешифратор 2, первый мультиплексор

3, второй мультиплексор 4 и в каждом канале первый и 5 и второй 6 триггеры, а также четыре элемента И 7 — 10, первый счетчик 11, второй счетчик 12, элемент ИЛИ 13, блок 14 памяти. третий мультиплексор 15 блок 16 сравнения, элемент НЕ 17.

На фиг. 2 представлена структурная схема блока 1 синхронизации, который содержит генератор 18, счетчик 19, дешифратор 20, причем выход младших разрядов счетчика 19 поступает на вход дев.ифратора

20. на выходах которого формируются управляющие импульсы, а выходы старших разрядов счетчики 19 являются выходом номера канала. Соответствующими управляющими импульсами для заявленного устройства осуществляются операции обнуления соотьетствующих триггеров 5 и 6, прибавление в счетчиках 11 и 12, запись/чтение в блоке 14 памяти.

Устройство работает следующим образом.

Перед началом работы производится начальная нулевая установка всех элементов схемы, цепи нулевой начальной установKll нс показаны, По перепаду 0 — 1 сопровождающего тактового импульса тактсвый триггер 6 данного канала устанавливается в состояние "1".

Выход этого триггера по тактовому входу управления работой информационного триггера 5 этого же входного канала, По перепаду 0-1 на выходе тактового триггера

6 информационный триггер 5 устанавливается в состояние входного информационного сигнала, т.е. производится регистрация информационного значения данного входного канала, Блок 1 синхронизации устанавливает номер канала и мультиплексорами 3 и 4 произ водится ком лута ция значений соответствующих информационного и тактового тоиггеров 5 и G на выходы соответствующих муль гиплсксора 4 по данному каналу свидетельствует о том, что в канале содержится информация, требующая обработки.

При наличии сигнала (лог, 1) с выхода мультиплексора 4 первый счетчик 11 по управляющемлу импульсу через первый элемент 7 прибавляет единицу, чем производит подсчет количества поступившей инфор лации. По управляющему импульсу в блок 14 памяти по адресу. задаваемому первым счетчико л 11, осуществляется запись входной информации, которая представляет собой непосредственно значение информации входного канала и номер этого канала.

Таким образом осуществляется фиксация и подсчет количества входной информации.

После чего управляющим импульсом блока 1 синхронизации производится сброс соответствующих канальных триггеров 5 и

6, Блок 1 синхронизации изменяет номер канала и на выходы мультиплексоров 3 и 4 поступают новые, соответствующие номеру канала, информационное и запросное значения.

Блок 16 сравнения сопоставляет содержимое счетчиков 11 и 12, в случае расхождения их содержимого на выходе блока 16 сравнения появляется сигнал (лог. 1), который является признаком наличия в блоке 14 памяти накопленной информации входных каналов, которая требует последующей обработки. При поступлении сигнала чтение (лог. 1) через первый элемент 7 и элемент или 13 на управляющий вход блока 14 поступает сигнал (лог. 1), который разрешает считывание информации по адресу, задаваемому вторым счетчиком 12 через мультиплексор 15, на управляющем входе которого стоит сигнал лог. 1 с выхода третьего элемента И 9, задаваемый сигналом чтения и показаниями инверсного выхода блока сравнения (в случае расхождения показаний счетчиков 11 и 12). По импульсу управления производится считывание из блока памяти накопленной информации, таким образом происходит отбоо информации с заявленного устройства. Второй счетчик 12 по импульсу управления, прошедшему через четвертый элемент И 10, прибавляет единицу, т.е. производит подсчет отобранной информации, Сигнал "Чтение" закрывает второй элемент И 8, чем блокирует работу

В случае отсутствия сигналов чтения со входа устройства и запроса с выхода мультиплексора 4 с выхода элемента НЕ 17 на управляющий вход блока памяти подается лог, 1. запрещающая запись в блок 14 памяти.

При равенстве количества записанной в блок 14 памяти и отобранной информации показания счетчиков 11 и 12 совпадают, а на инверсном выходе блока 16 сравнения от2001 12 7

1 хВ -.Т„ьр„„л

1

М-х — В Обр макс

50 гтсутстттует пр 13IIак пали чтя инфортлации для последу>ощей обработки, Таким образом, Ill lxnpIII.ItnII итгналами лтт1огоканалытого устройства д;III ввода Ill( форлтации являются т1ризнак наличи» информации для обработки, непосредственно значение информации и номер входного канала, по которому поступила данная информация.

Предложим, что предлагаемое устройство испот ьзуется совместно с некоторым микропро, ессорным устройством обработки данных и осуществляет ввод информации из каналов связи в реальном масштабе времени. При этом условие исключения потерь выражается в вт де: где М вЂ” количество входных каналов; В скорость передач,l информации по отдельнолту каналу (бит/с); Т,Oð M„- с — лтакситлальная длительность обработки входного Сита (длительность тлакси лальной ветви алгоритма обработки).

Формула изобретения

МНОГОКАНАЛЬНОЕ УСТРОЙСТВО Длв ВВОДА ИНаормАции, содержа.цее блок синхронизации, первый и второй тлультиплексоры. дешифратор и в каждолт канале первый и второй триггеры, причем информационный вход первого триггера подкл1очен к шине логической единицы устройства, синхровход первого триггера является тактовым входом устройства, информационный вход второго триггера является информационнытл оходом устройства, синхронход второго триггера соединен с выходом первого триггера, выход второго триггера каждого канала соединен с соотоетствующтттл информационным входом первого мультиплексора, выход первого триггера ка:кдого канала:оединан с соотоетстоу1ощим информационным входом второго тлультиплексора, выходы группы блока синхронизации соединены с адресными оходами первого и второго лтультиплексорон L1 инфортлаттионными входами дешифратора, синхронизирующий оход которого соединен с первым выходом блока c«IIxpoнизации, выходы дешифратора соединены с входами сброса первого и второго триггеров соответствующего канала, отличающееся тем, что, с целью повышенття быстродейстоия устройства. н него введены четыре элеthента И, первый и второй

Д,1ч ",-. ;Itii.llíol î уо троиства услон клю c«ii«l Il:ттерь приобрегает следуктщ."и

F; I l jI где Т;,г,;;I„„, — > Tl (Н вЂ” среднее время

1 обработки входного бита. Н число бит во входнои последовательности).

Соотношение Т,ьр MdKc/Т„гр,р„л для реальных каналов может меняться в широких пределах. Статистические данные показывают, что данное соотношение может менягься н пределах 3 6 раз. Таким образом, заявленное устройство позвОляет увеличить пропускную способность всей системы в 37 раз. что эквивалентно может быть выражеНо н увеличении количества входных каналов или н увеличении суммарной скорости Bxof;III,lx информационных потоков. (56) Авторское свидетельство СССР

1 т: 1536365, кл. G 06 F 3/00, 1988.

Авторское свидетельство СССР

М:. 156 607, кл. G Об F 3/00, 1988.

30 счетчики. элемент ИЛИ, блок памяти, блок сравнения, элемент НЕ, третий мультиплексор, выходы которого соединены с адресны 1и входами блока памяти, управляющий вход которого соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом элемента НЕ, выход nropoto лтультиплексора соединен с входом элемента НЕ и первыми входами перттого и второго элементов И, выход первого элемента И соединен с входом первото cчетч.тка, выходы которого соединены с

1111It oð,"hàöIIoHíûìè входами первой группы третьего мультиплексора и блока сравнения, выход которого соединен с пери,l .l 1 входами третьего и четвертого элемен гон И и является выходом признака налттчття и1тформации устройства, выход четвертого элемента И соединен с управляющим входом третьего мультиплексора, огорь е входы второго, третьего и четвертого элементов И являются входом чтения устройст на. выход второго элемента И соединен <.-. IjToрым входом элсмента ИЛИ, второй вход первого элемента И является входом записи устройства, выход третьего эле тента И соединен с входом второго счетчика, выходы которого соединены с

I1нформационными входами второй группы третьето мультиплексора и блока сравне2001427

Такт

Составитель И.Карнова

Редактор В,Трубченко Техред M Моргентал Корректор М.Керецман

Заказ 3128

Тираж Подписное

НГ10 "Поиск" Роспатента

113035. Москва, Ж-35. Раушская наб„4/5

Производствен»о-издлтелье ии оь би»лт "Патент", г. Ужгород ул f w 1 i»i:> ГП1 ния, выходы группы блока синхронизации соединены с информационными входами г ппы блока памяти. выходы которого явгруппы ляются информационными выходами у стройства, выход первого мультиплексора соединен с информационным входом блока памяти, второй выход блока синхронизации соединен с тактовым входом блока памяти, а третий и четвертый выходы блока синхронизации соединены соответственно с третьими входами первого и третьего элементов И.