Устройство формирования блочного троичного кода типа 6в4т

 

Изобретение относится к электросвязи и может использоваться в цифровых системах передачи с сигналами блочного троичного кода типа 6В4Т Устройство позволяет повысить помехоустойчивость передачи данных путем лучшей сбалансированности троичного кода (ТК) при использовании двух кодовых таблиц. В устройстве, содержащем последовательно соединенные преобразователь (П) 1 последовательного двоичного сигнала в сигнал параллельного двоичного кода (ДК), П2 параллельного ДК в параллельный ТК, ПЗ параллельного ТК в последовательный ТК и формирователь 4 выходного троичного сигнала (ТС), а также блок 5 балансировки ТС, который содержит реверсивный счетчик (PC) 6. элементы И 7.11 и 12. элементы ИЛИ с инверсией 8 и 9 и триггер 10, при этом информационные входы PC б подключены к выходам ПЗ параллельного ТК в последовательный ТК. а выходы РС6 через элемент И и элемент ИЛИ с инверсией подключены к первому и второму входам триггера 10. прямой и инвертированный выходы которого подключены к первым входам элементов И 11 и 12 соответственно, выходы которых подключены к двум дополнительным информационным входам П2, параллельного ДК в параллельный ТК, выполненный на постоянном запоминающем устройстве, при этом входы элементов И 11 и 12 подключены к первому тактовому входу ПЗ параллельного ТК в последовательный ТК, кроме того, выходы первого элемента И 7 и первого элемента ИЛИ с инверсией 8 подключены соответственно на первый и второй входы второго элемента ИЛИ с инверсией 9. выход которого подключен на вход предварительной записи РС6 2 ил, 2табп ZB С

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

IC ПАТЕНТУ

Комитет Российской Федерации

110 патентам н товарным знакам (21) 4935495/24 (22) 08.05.91 (46) 15.12.93 Бюл. Na 45-46 (71) Научно-исследовательский институт измерительной техники (72) Рубцов ВА„Еремин А.С. (73) Научно-исследовательский институт измерительной техники (54) УСТРОЙСТВО ФОРМИРОВАНИЯ БЛОЧНОГО ТРОИЧНОГО КОДА ТИПА 6В4Т (57) Изобретение относится к электрбсвязи и может использоваться в цифровых системах передачи с сигналами блочного троичного кода типа 684Т.

Устройство позволяет повысить помехоустойчивость передачи данных путем лучшей сбалансированности троичного кода (ТК) при использовании двух кодовых таблиц. В устройстве, содержащем последовательно соединенные преобразователь (П)

1 последовательного двоичного сигнала в сигнал параллельного двоичного кода (ДК), П2 параллельного ДК в параллельный ТК, ПЗ параллельного ТК в последовательный ТК и формирователь 4 выход(в) I4U (и) 2004943 С1 (5f) 5 HII3 1 $1Â Н П1M ЫО ного троичного сигнала (ТС), а также бгок 5 балансировки ТС, который содержит реверсивный счетчик (PC) б, элементы И 7, 11 и 12, элементы ИПИ с инверсией 8 и 9 и триггер 10, при этом информационные входы PC б подключены к выходам ПЗ параллельного ТК в последовательный ТК, а выходы

РСб через элемент И и элемент ИЛИ с инверсией подключены к первому и второму входам триггера

10, прямой и инвертированный выходы которого подключены к первым входам элементов И 11 и 12 соответственно, выходы которых подключены к двум дополнительным информационным входам П2, параллельного ДК в параллельный ТК, выполненный на постоянном запоминающем устройстве, при этом входы элементов И 11 и 12 подключены к первому тактовому входу ПЗ параллельного ТК в последовательный ТК, кроме того. выходы первого элемента И 7 и первого элемента ИЛИ с инверсией 8 подключены соответственно на первый и второй входы второго элемента ИЛИ с инверсией 9, выход которого подключен на вход предварительной записи РСб. 2 ил. 2 табл.

2004943

Изобретение относится к электросвязи и может использоваться в цифровых системах передачи с сигналами блочного троичного кода типа 604Т, Известно устройство формирования блочного балансного троичного кода (патент Великобритании 1Ф 1481008, кл, Н 04 1

28/06, 1977), которое содержит последовательно соединенные преобразователь последовательного двоичного сигнала в сигнал параллельного двоичного кода, кодирующую матрицу, блок переключения троич ного сигнала, преобразователь параллельного троичного кода в последовательный троичный код и формирователь выходного троичного сигнала, а также блок управления, входы которого подключены к выходам блока переключения двоичного сигнала. а выход к управляющему входу блока переключения двоичного сигнала и к управляющему входу блока переключения троичного сигнала, Это устройство предназ начено для формирования блочного балансного троичного кода типа 4ВЗТ и не может быть непосредственно испо".üçîâàíî для формирования блочного кода типа 6В4Т, у

- которого принципе цифровая сумма может быть неограниченной.

Наиболее близким по технической сущности и достигаемому результату к заявляемому устройству является устройство формирования блочного балансного кода (авт.св. М 1073894, кл. Н 04 1 3/02, 1984), которое формирует блочный троичный код типа 6В4Т и содержит преобразователь последовательного двоичного сигнала в сигнал параллельного двоичного кода, первый и второй преобразователи двоичного параллельного кода в троичный небалансный сигнал, первый и второй конверторы полярности импульсов, преобразователь сигнала параллельного троичного кода в сигнал последовательного кода и блок балансировки, при этом к первому выходу преобразователя последовательного двоичного сигнала в сигнал параллельного двоичного кода последовательно подключены первый преобразователь двоичного сигнала в небалансный троичный сигнал и первый конвертор полярности импульсов, выход которого подключен к первому входу преобразователя сигнала параллельного троичного кода в сигнал последовательного кода, а ко второму выходу преобразователя последовательного двоичного сигнала в сигнал параллельного двоичного кода последовательно подключены второй преобразователь двоичного сигнала в небалансный троичный сигнал и второй конвертор полярности импульсов, выход которого подключен ко второму входу преобразователя сигнала параллельного троичного кода в сигнал последовательного троичного кода, а блок балансировки, содержащий первый, второй, третий и четвертый элементы И, элемент ИЛИ и элемент И с инверсией, подклю10 чен через элемент И и элемент ИЛИ к выходам преобразователя двоичного сигнала в небалансный троичный сигнал, à первый, второй его выходы подключены соответственно к первому и второму управляющим входам конверторов полярности импул ьсов, Недостаток устройства — низкая помехоустойчивость передачи данных троичным блочным кодом тика 6В4Т из-за высокой вероятности накопления больших значений текущей цифровой суммы троичного блочного сигнала, равной Ро = 2267п, где п— минимальное число троичных 4-разрядных

25 слов (блоков), требуемых для накопления заданной величины цифровой суммы, и воэможности образования неограниченной по длине последовательности, содержащей одни "0", Целью изобретения является повышение помехоустойчивости передачи данных блочным троичным кодом типа 6В4Т.

Цель достигается тем, что в устройстве формирования блочного троичного кода типа 684Т, содержащем последовательно соединенные преобразователь последовательного двоичного сигнала в сигнал параллельного двоичного кода, преоб40 раэователь параллельного двоичного кода в параллельный троичный код, преобразователь параллельного троичного кода в последовательный троичный код и формирователь последовательного троич45 ного сигнала, а также блок балансировки троичного сигнала, причем вход преобразователя последовательного двоичного сигнала в сигнал параллельного двоичного кода и выход формирователя троичного сигнала являются соответственно информационными входом и выходом устройства, а первый тактовый вход преобразователя последовательного двоичного сигнала в сигнал параллельного двоичного кода и его второй тактовый вход, обьединенный с первым тактовым входом преобразователя параллельного троичного кода в последовательный троичный код, и второй тактовый вход преобразователя параллельного троичного кода в последовательный троичный код являются соответственно первым, вторым и

2004943 третьим тактовыми входами устройства, в блок балансировки троичного сигнала, содержащий три элемента И дополнительно введены реверсивный счетчик, первый и второй элементы ИЛИ с инверсией и триггер, при этом информационные входы реверсивного счетчика являются информационными входами блока балансировки и подключены к выходам преобразователя параллельного троичного кода в последовательный троичный код, а выходы реверсивного счетчика через первый элемент И и через первый элемент ИЛИ с инверсией подключены к первому и второму входам триггера, прямой и инверсный выходы которого подключены к первым входам второго и третьего элементов И, выходы которых образуют информационные выходы блока балансировки и подключены к двум дополнительным информационным входам преобразователя параллельного двоичного

20 кода в параллельный троичный код, при этом вторые входы второго и третьего элементов И подключены к первому тактовому входу преобразователя параллельного троичного кода в последовательный троичный код, кроме тото, выходы первого элемента И и первого элемента ИЛИ с инверсией подключены к первому и второму входам второго элемента ИЛИ с инверсией, выход

30 признаки, сходные с отличительными признаками устройства, не обнаружены.

На фиг.1 представлена структурная электрическая схема предлагаемого устройства формирования блочного троичного кода типа 6В4Т; на фиг.2 — временная диаграмма работы блока 5.

Устройство формирования блочного

40 троичного кода типа 6В4Т содержит преобразователь 1 двоичного сигнала в сигнал параллельного двоичного кода, преобразователь 2 параллельного двоичного кода в

45 параллельный троичный код, преобразователь 3 параллельного троичного кода в последовательный троичный код, формирователь 4 последовательного троичного сигнала. блок 5 балансировки троичного сигнала. Блок 5 балансировки троичного сигнала содержит реверсивный двоичный счетчик 6, первый 7, второй 11 и третий 12 элементы И, первый 8 и второй 9 элементы

ИЛИ с инверсией, триггер 10.

Устройство формирования блочного ко50

55 да типа 6В4Т шестиразрядные двоичные блоки преобразует на выходе в соответствукоторого подключен на вход предварительной записи реверсивного счетчика.

Технические решения, содержащие 35 ющие им четырехразрядные троичные блоки, принимающие значения нулевые, положительной и отрицательной полярности ("0", "+". "-").

Для ограниченного числа двоичных блоков значение троичного блока может принимать одно из двух возможных троичных блоков в зависимости от используемой матрицы преобразования (одной из двух, хранящихся в блоке 2, представляющем постоянное запоминающее устройство (ПЗУ).

Подключение одной или другой матрицы в преобразователе 2 производится по сигналам блока балансировки троичного сигнала 5 в зависимости от полярности и величины текущей цифровой суммы. накопленной в конце очередного троичного четырехразрядного слова, по сигналам переполнения или обнуления реверсивного счетчика 6, образуемых на выходе первого элемента И и первого элемента ИЛИ с инверсией. Целесообразно иметь трехразрядный реверсивный счетчик.

В качестве эффективного варианта кода типа 6В4Т может быть использован двухмодовый код со структурой, приведенной в табл,1, Взаимозаменяемые троичные блоки приведены в табл.2.

Однако предлагаемое устройство инвариантно к любым другим двухмодовым кодам типа 6В4Т, а также не зависит от выбора конкретной таблицы соответствия троичных блоков двоичным блокам (матрицы преобразования ПЗУ), Предлагаемый код 6В4Т имеет:

11 запрещенных комбинаций; максимальное число подряд следующих

"1" равно 6; максимальное число подряд следующих

"0" равно 6; вероятность накопления цифровой суммы (за порогом ограничения ЦС = ":3) равна

Р|=2 2

Уменьшение вероятности накопления значительной величины цифровой суммы приводит к снижению уровня искажений в области низких частот, вызываемых неполной сбалансированностью кода типа 6В4Т, и как следствие к повышению помехоустойчивости передачи данных.

Устройство работает следующим образом.

ВхОДнОЙ ДвоичныЙ сигнал, послеДОвательности тактовых импульсов частотой F u

F — поступают соответственно на информа6

2004943 ционный вход, на вход тактовой частоты F u

F на вход тактовой частоты — преобраэова6 теля 1, С выхода преобразователя 1 шестиразрядные параллельные двоичные блоки с

F частотой — поступают на информацион6 ные входы преобразователя 2, выполненного в аиде постоянного запоминающего устройства (ПЗУ).

Преобразователь 2 вырабатывает на своих выходах параллельные троичные коды в соответствии с одной из двух используемых матриц в этом блоке, выбор которой определяется сигналом, поступающим с выхода блока балансировки 5 на два дополнительных информационных входа преобразователя 2, Каждый разряд 4-разрядного блока гро- 20 ичного кода на выходе преобразователя 2 воспроизводится двумя параллельными двоичными разрядами, что достигается со ответствующей "расшивкой" в ПЗУ.

Параллельные троичные коды преобра- 25 зуются с частотой в последовательный троичный код, каждый разряд которого

- представлен двумя параллельными двоичными разрядами, за исключением комбинации из двух единиц, преобразователем 3, на первый и второй тактовые входы которого поступают последовательности тактовых

F F импульсов частоты — и — 2 соответст6 3 35 венно. Последовательный троичный код с выхода преобразователя 3 в виде двух двоичных сигналов поступает на два входа формирователя выходного троичного сигнала 4 и на информационные входы реверсивного 40 счетчика 6 блока балансировки 5. На выходе реверсивного счетчика образуются сигнал переполнения счетчика с использованием первого элемента И 7 и сигнал обнуления счетчика с использованием первого элемента ИЛИ с инверсией 8, Сигналы переполнения и обнуления счетчика 6 подаются на соответствующие входы триггера 10, а также на первый и второй входы второго элемента ИЛИ с инверсией Q, выход которого подключен к входу предварительной записи (установки) счетчика 6, По сигналам переполнения и обнуления счетчик 6 устанавливается в ис- 55

1 ходное состояние, равное — используемой

2 емкости счетчика. С выхода триггера 10 (прямого и инверсного) сигналы через второй и третий элементы И 11 и 12 подаются на два дополнительных информационных входа преобразователя 2. При этом выходы элементов И 11 и 12 являются информационными выходами блока балансировки 5, временные диаграммы работы которого приведены на фиг.2.

В зависимости от образовавшейся на двух дополнительных информационных входах преобразователя 2 одной из двух комбинаций в нем происходит подключение одной из двух матриц преобразования, Блок 3 (преобразователь параллельного троичного кода в последовательный троичный код) может быть выполнен по авт.св. N.

1285602, кл. Н 03 М 5/18, опубл. 1987), не требуя никаких изменений в заявляемом изобретении. Блок 4 выполняется аналогично "Conversion circuit" 12 патент Великобритании N 1481008, кл. Н 04 L 25/06, НР4, опубл. 1977, По сравнению с известным устройством формирования блочного балансного троичного кода (авт.св. М 1073894, кл. Н 04 L 3/02, опубл. 1984). Заявляемое устройство позволяет повысить помехоустойчивость передачи данных в результате уменьшения вероятности накопления больших значений текущей цифровой суммы троичного сигнала и ограничения возможного максимального количества подряд следующих "0" (не более 6).

Все другие технические характеристики в заявляемом устройстве формирования блочного троичного кода типа 6В4Т сохраняются на уровне характеристик прототипа, Таким образом, предлагаемое устройство позволяет значительно снизить вероятность накопления больших значений текущей цифровой суммы, т.е, иметь лучше сбалансированный троичный сигнал, и в результате повысить помехоустойчивость передачи данных, чему также будет способствовать более устойчивая работа системы тактовой синхронизации в связи с ограниченным максимальным числом подряд следующих "0" (не более 6) в реализуемом блочном троичном коде 6В4Т. (56) Патент Великобритании М 1481008, кл.

Н 04 1 25/06, 1977.

Авторское свидетельство СССР

N 1073894, кл. Н 04 1 3/02, 1984, 2004Q43

Таблица 1 троичяемые) Таблица 2

Формула изобретения

УСТРОЙСТВО ФОРМИРОВАНИЯ

БЛОЧНОГО ТРОИЧНОГО КОДА ТИПА

6В4Т, содержащее преобразователь после- 0 довательного двоичного сигнала в сигнал параллельного двоичного кода, первый вход которого является информационным входом устройства, а выходы соединены с соответствующими первыми входами пре- 15 образователя параллельного двоичного кода B параллельный троичный код, преобразователь параллельного троичного кода в последовательный троичный код и блок балансировки троичного сигнала, со- 20 держащий первый, второй и третий элементы И, отличающееся тем, что в устройство введен формирователь последовательного троичного сигнала, выход которого является выходом устройства, при этом выходы преобразователя переменного двоичного кода в параллельный троичный код Соединены с соответствующими первыми входами преобразователя парал- 3р лельного троичного кода в последовательный троичный код, первый и второй выходы которого подключены к соответствующим входам формирователя последовательного троичного сигнала и блока 35 балансировки троичного сигнала, первый и второй выходы которого подключены соответственно к второму и третьему входам преобразователя параллельного двоичного кода в переменный троичный код, причем второй вход преобразователя двоичного сигнала в сигнал параллельного двоичного кода является первым тактовым входом устройства, а третий вход объединен с третьим входом блока балансировки троичного сигнала и вторым входом преобразователя параллельного троичного кода в последовательный троичный код и является вторым тактовым входом устройства, третьим тактовым входом которого является третий вход преобразователя параллельного троичного кода в последовательный троичный код, при этом в блок балансировки троичного сигнала введены первый и второй элементы ИЛИ вЂ” НЕ, реверсивный счетчик и триггер, прямой и инверсный выходы которого подключены к первым входам соответственно первого и второго элементов

И, с-;орые входы которых являются третьим входом блока балансировки троичного сигнала, информационные входы реверсивного счетчика являются первым и вторым входами блока балансировки троичного сигнала. выходы подключены к входам

2004943

Составитель В.Рубцов

Редактор В,Трубченко Техред М.Моргентал Корректор С,Лисина

Заказ 3397

Тираж Подписное

НПО "Поиск" Роспатента

113035, Москва, Ж-35, Раушскав наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

;ретьего элеменга И и первого элемента

ИЛИ - НЕ. выход которого подключен к входу установки в "0" триггера и первому входу второго элемента ИЛИ - НЕ, второй вход которого объединен с входом установки в "1" триггера и подключен к выходу третьего элемента И, а выход - с входом синхронизации реверсивного счетчика, первые и второй входы предустановки которого являютсл соответственно первой и

5 второй шинами соответствующего потенциала,