Устройство для коррекции фазы

 

Использование: изобретение относится к технике связи и может быть использовано в схемах синхронизации для коррекции фазы процесса за счет добавления в корректируемую последовательность, имеющую высокие требования к положению переднего фронта и длительности импульсов, дополнительных (корректирующих) импульсов. Устройство содержит два D-триггера (4,5), счетчик (10), четыре элемента И (13, 14, 15, 16), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (12), три элемента ИЛИ (1, 2, 3), четыре элемента задержки (6, 7, 8, 9), формирователь (11). 2 ил.

Изобретение относится к технике связи и может быть использовано в схемах синхронизации для коррекции фазы процесса за счет добавления в корректируемую последовательность, имеющую высокие требования к положению переднего фронта и длительности импульсов, дополнительных (корректирующих) импульсов.

Во многих устройствах синхронизации необходимо проводить коррекцию импульсной последовательности за счет добавления в нее или вычитания из нее строго определенного количества корректирующих импульсов. Для этой цели используют различные устройства для вычитания и добавления импульсов. В таком устройстве корректирующие импульсы запоминаются в счетчике, а после прохождения импульса корректируемой последовательности устройство доформировывает соответствующее количество дополнительных импульсов. В этом устройстве импульсы корректируемой последовательности имеют минимальную задержку, но устройство может осуществлять коррекцию только при поступлении импульсов корректируемой последовательности [1].

Из-за соображений быстродействия всей системы необходимо проводить коррекцию в темпе поступления корректирующих импульсов, не дожидаясь импульса корректируемой последовательности, используют устройство с симметричными входами. Оно содержит многофазный генератор импульсов, первый-восьмой триггеры, первый-третий элементы ИЛИ, первый-третий элементы И, счетчик, формирователь импульсов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый-пятый элементы задержки. Прямой выход первого триггера подключен к D-входу третьего триггера, С-вход и R-вход которого подключены, соответственно, к первому и второму выходам многофазного генератора импульсов, а прямой выход - к первому входу первого элемента ИЛИ и к R-входу первого триггера. Прямой выход второго триггера подключен к D-входу четвертого триггера, С-вход и R-вход которого подключены, соответственно, к третьему и четвертому выходам многофазного генератора импульсов, а прямой выход - ко второму входу первого элемента ИЛИ и к R-входу второго триггера. Прямой выход седьмого триггера подключен к D-входу восьмого триггера, С-вход и R-вход которого подключены, соответственно, к пятому и шестому выходам многофазного генератора импульсов, а прямой выход - к третьему входу первого элемента ИЛИ и к R-входу седьмого триггера, управляющему входу счетчика, соединенного тактовым входом через пятый элемент задержки с выходом первого элемента ИЛИ, а обнуляющим входом - с шиной установки исходного состояния устройства. Выход последнего разряда счетчика через последовательно соединенные первый элемент И и формирователь импульсов подключен к первому входу второго элемента ИЛИ, объединенного по выходу с С-входом седьмого триггера и с выходной шиной устройства. Второй вход второго элемента ИЛИ подключен к выходу второго элемента И и через первый элемент задержки - к С-входу пятого триггера, инверсный выход которого соединен с первым входом третьего элемента И. Третий вход второго элемента ИЛИ подключен к выходу третьего элемента И и через второй элемент задержки - к С-входу шестого триггера, инверсный выход которого соединен со вторым входом второго элемента И. Первый вход второго элемента И объединен с С-входом первого триггера, первой входной шиной устройства и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен ко второму входу третьего элемента И, С-входу второго триггера и ко второй входной шине устройства, а выход - к управляющему входу шестого триггера. Прямые выходы пятого и шестого триггеров, R-входы которых объединены с выходом четвертого элемента задержки, соединены соответственно с первым и вторым входами третьего элемента ИЛИ, подключенного выходом через третий элемент задержки ко второму входу первого элемента И и входу четвертого элемента задержки. При этом D-входы первого, второго, пятого и седьмого триггеров объединены с шиной логической единицы [2].

Импульс, поступивший на одну из входных шин известного устройства, попадает на выходную шину устройства и одновременно блокирует другую входную шину на время, равное минимальному периоду следования импульсов для потребителя. В случае прихода импульса на закрытую входную шину, последний запоминается устройством. И после того, как будет выдержан необходимый интервал после следования предыдущего импульса, устройство сформирует импульс на выходную шину. Известное устройство имеет высокое быстродействие при проведении коррекции и вносит малую задержку при прохождении через него импульсов. Однако оно имеет большое количество логических элементов и поэтому обладает невысокой надежностью.

Цель изобретения - повышение надежности при сохранении технических характеристик устройства.

Достигается это тем, что в устройство, содержащее первый, второй, третий элементы И, первый, второй, третий элементы ИЛИ, счетчик, при этом первая входная шина устройства соединена с первыми входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ и через первый элемент задержки с С-входом первого триггера, инверсный выход которого соединен с первым входом второго элемента И, вторая входная шина устройства соединена со вторыми входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второго элемента И, выход которого соединен со вторым входом второго элемента ИЛИ и через второй элемент задержки с С-входом второго триггера, инверсный выход которого соединен со вторым входом первого элемента И, прямые выходы первого и второго триггеров соединены с первым и вторым входами соответственно, третьего элемента ИЛИ, выход которого через третий и четвертый, последовательно, элементы задержки соединен с R-входами первого и второго триггеров, D-вход первого триггера соединен с шиной логической единицы, а D-вход второго триггера - с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход формирователя импульсов соединен с третьим входом второго элемента ИЛИ, выход которого соединен с выходной шиной устройства дополнительно введен четвертый элемент И, первый вход которого соединен с прямым выходом первого триггера, второй вход - с второй входной шиной устройства, а выход - со вторым входом первого элемента ИЛИ, выход последнего соединен с С-входом счетчика, вход параллельной записи которого соединен с шиной установки исходного состояния, R-вход - с выходом третьего элемента задержки, D-вход - с шиной логического нуля, а выход - с входом формирователя импульсов, первая входная шина устройства соединена с первым входом третьего элемента И, второй вход которого соединен с прямым выходом второго триггера, а выход - с первым входом первого элемента ИЛИ.

Предлагаемая совокупность признаков не встречалась для решения поставленной задачи и не следует явным образом из уровня техники, что позволяет сделать вывод о соответствии технического решения критериям "новизна" и "изобретательский уровень". В устройстве-прототипе счетчик используется для подсчета и сравнения количества импульсов, пришедших на входные шины устройства и прошедших с выходной шины устройства. В таком режиме работы он может иметь три внутренних состояния. Для перехода из одного состояния в другое может использоваться только синхровход, по которому состояние счетчика может изменяться на единицу младшего разряда. Поэтому для предотвращения одновременного прихода импульса на синхровход счетчика с закрытой входной шины устройства и с выходной шины устройства необходимо использовать схему привязки к тактам. В заявляемом устройстве счетчик используется для подсчета и сравнения количества импульсов, пришедших на закрытую входную шину устройства, и количества импульсов, сформированных устройством. В этом режиме работы счетчик может иметь два внутренних состояния. Поэтому для обнуления счетчика можно использовать R-вход, что позволяет отказаться от сложной схемы привязки к тактам, т.е. применение устройства для коррекции фазы позволяет сократить число элементов.

На фиг.1 приведена структурная схема устройства для коррекции фазы.

Она содержит второй элемент ИЛИ 1, первый элемент ИЛИ 2, третий 3 элемент ИЛИ, первый триггер 4, второй триггер 5, первый 6 элемент задержки, второй 7 элемент задержки, третий элемент 8 задержки, четвертый элемент 9 задержки, счетчик 10, формирователь импульсов 11, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12, первый 13 элемент И, второй элемент И 14, третий элемент И 15, четвертый элемент И 16.

Первая входная шина устройства соединена с первыми входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 и первого элемента И 13, выход которого соединен с первым входом второго элемента ИЛИ 1 и через первый элемент задержки 6 с С-входом первого триггера 4, инверсный выход которого соединен с первым входом второго элемента И 14. Вторая входная шина устройства соединена со вторыми входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 и второго элемента И 14, выход которого соединен с вторым входом второго элемента ИЛИ 1 и через второй элемент задержки 7 с С-входом второго триггера 5, инверсный выход которого соединен с вторым входом первого элемента И 13. Прямые выходы первого 4 и второго 5 триггеров соединены с первым и вторым входами соответственно, третьего элемента ИЛИ 3, выход которого через третий 8 и четвертый 9 последовательно, элементы задержки соединен с R-входами первого 4 и второго 5 триггеров. D-вход первого триггера 4 соединен с шиной логической единицы, а D-вход второго триггера 5 - с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Выход формирователя импульсов 11 соединен с третьим входом второго элемента ИЛИ 1, выход которого соединен с выходной шиной устройства. Первый вход четвертого элемента И 16 соединен с прямым выходом первого триггера 4, второй вход - с второй входной шиной устройства, а выход - со вторым входом первого элемента ИЛИ 2, выход последнего соединен с С-входом счетчика 10.

Вход параллельной записи счетчика 10 соединен с шиной установки исходного состояния, R-вход - с выходом третьего элемента задержки 8, D-вход - с шиной логического нуля, а выход - с входом формирователя импульсов 11. Первая входная шина устройства соединена с первым входом третьего элемента И 15, второй вход которого соединен с прямым выходом второго триггера 5, а выход - с первым входом первого элемента ИЛИ 2.

Первый 4, второй 5 триггеры являются D-триггерами (D - информационный вход, С - тактовый вход, R - вход сброса), в качестве D-триггера можно использовать микросхему 564 ТМ2. В качестве формирователя импульсов 11 можно использовать блокинг-генератор, запускающийся по отрицательному (с высокого уровня в низкий) перепаду сигнала на входе и формирующий при этом импульс с длительностью, равной длительности импульсов, поступающих на входные шины устройства. В качестве элементов, реализующих функции ИЛИ, И, ИСКЛЮЧАЮЩЕЕ ИЛИ, можно использовать микросхемы любых серий (например, 564). Счетчик 10 - счетчик с параллельной записью информации (D - информационный вход, С - тактовый вход, R - вход сброса, РЕ - вход параллельной записи) в качестве счетчика можно использовать микросхему 564 ИЕ11. Первый 6, второй 7, третий 8, четвертый 9 элементы задержки передают сигнал (высокий уровень) с входа к выходу с задержками Т1, Т2, Т3, Т4 соответственно. При снятии высокого уровня со входа элемента задержки низкий уровень на его выходе появляется без задержки (в практической схеме соизмеримо со временем срабатывания логических элементов). При этом времена Т1-Т4 определяются из следующих выражений.

t1 > T1 > t2 + t3 + t4, где t1 - длительность импульсов, поступающих на входные шины устройства; t2 - минимальное необходимое опережение информации на D-входе второго триггера 5 по сравнению с информацией на С-входе этого триггера; t3 - задержка сигнала при прохождении через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12; t4 - время срабатывания второго триггера 5 от сигнала на С-входе последнего. При этом для упрощения описания быстродействие входов первого элемента И 13 принимается одинаковым, время переключения его как в единичное состояние, так и в нулевое, также принимается одинаковым.

t1 > T2 > t2 + t3 - t5, где t1, t2, t3 - см. выше, t5 - задержка сигнала при прохождении через второй элемент И 14.

T3 = t1 + t6 - t7. где t1 - см. выше, t6 - минимальный допустимый промежуток между импульсами на выходной шине устройства; t7 - задержка при прохождении сигнала через наиболее быстродействующую цепочку элементов: первый элемент задержки 6, первый триггер 4, третий элемент ИЛИ 3, счетчик 10, формирователь импульсов 11 (или цепочку элементов: второй элемент задержки 7, второй триггер 5, третий элемент ИЛИ 3, счетчик 10, формирователь импульсов 11).

T4 < t8 - t9, где t8 - время, равное длительности наименьшего импульса, который будучи подан на R-вход счетчика 10 сможет обнулить его; t9 - время обнуления триггеров от сигнала на R-входе (для упрощения описания принимается одинаковым).

В качестве первого 6, второго 7, третьего 8, четвертого 9 элементов задержки можно использовать реле времени, например, РДВ-11.

Кроме того, для элементов устройства должно выполняться условие: t10 > t11 + t12, где t10 - время положительного (с низкого в высокий уровень) срабатывания первого элемента ИЛИ 2; t11 - время отрицательного срабатывания третьего элемента ИЛИ 3;
t12 - время отрицательного срабатывания третьего элемента задержки 8 (для упрощения описания принимается одинаковым быстродействие входов у первого элемента ИЛИ 2, также одинаковым принимается быстродействие входов у третьего элемента ИЛИ 3, кроме того, считаем, что после снятия высокого уровня со входа логического элемента на его выходе сигнал может только уменьшаться).

Устройство для коррекции фазы работает следующим образом. Одновременно с подачей питания на устройство надо на шину установки исходного состояния подать высокий уровень, что при включении обеспечит установку счетчика 10 в нулевое состояние. В случае, если при включении первый 4 и (или) второй 5 триггеры установились в единичное состояние, то высокий уровень с его (их) выходов через третий элемент ИЛИ 3, третий 8 и четвертый 9 элементы задержки поступит на их R-входы и они будут обнулены, в результате чего устройство в исходном состоянии и готово к работе.

В случае прихода импульса на первую входную шину устройства (фиг.2а) он через первый элемент И 13 и второй элемент ИЛИ 1 поступит на выходную шину устройства (фиг.2з), перетерпев при этом минимальную задержку. Кроме того, он пройдет через первый элемент И 13 и первый элемент задержки 6 и переведет в единичное состояние первый триггер 4 (фиг.2д), в результате чего низкий уровень с его инверсного выхода поступит на первый вход второго элемента И 14 и не разрешит ему пропустить импульс, в случае его прихода на вторую входную шину устройства, на выходную шину устройства. Высокий уровень с выхода первого триггера 4 поступит через третий элемент ИЛИ 3, третий элемент задержки 8, задержавшись на последнем на время Т3, на R-вход счетчика 10 (фиг.2в) (находится в нулевом состоянии) и вход четвертого элемента задержки 9. Через время Т4 высокий уровень с выхода третьего элемента задержки 8 попадет на R-входы первого 4 и второго 5 триггеров (через четвертый элемент задержки 9), в результате чего первый триггер 4 будет обнулен (фиг. 2д). Высокий уровень с инверсного выхода первого триггера 4 поступит на первый вход второго элемента И 14, в результате чего он будет открыт, а все устройство в исходном состоянии.

В случае прихода импульса на вторую входную шину устройства (устройство находилось в исходном состоянии) оно в целом срабатывает аналогично тому, как оно срабатывает от импульсов на первой входной шине. Импульс, пришедший на вторую входную шину (фиг. 2б), поступает через второй элемент И 14 и второй элемент ИЛИ 1 на выходную шину устройства (фиг.2з). И, пройдя через второй элемент И 14 и второй элемент задержки 7, поступает на С-вход второго триггера 5 (в этот момент на D-входе второго триггера 5 будет высокий уровень - второй элемент задержки 7 введен в схему для опережающего поступления сигнала на D-вход по сравнению с С-входом второго триггера 5 при подаче импульса на вторую входную шину устройства), в результате чего последний будет переведен в единичное состояние (фиг.2е). Низкий уровень с инверсного выхода этого триггера поступает на второй вход первого элемента И 13 и запрещает ему пропускать импульс (в случае его прихода) с первой входной шины устройства на выходную шину устройства. Высокий уровень с выхода второго триггера 5 через третий элемент ИЛИ 3, третий элемент задержки 8, спустя время Т3, поступает на R-вход счетчика 10 (фиг.2в) (находится в нулевом состоянии) и вход четвертого элемента задержки 9. Через время Т4 высокий уровень с выхода третьего элемента задержки 8 попадает на R-входы первого 4 и второго 5 триггеров (через четвертый элемент задержки 9), в результате чего второй триггер 5 обнулен (фиг.2е).

Высокий уровень с инверсного выхода второго триггера 5 поступает на второй вход первого элемента И 13, в результате чего он открыт, а все устройство в исходном состоянии.

В случае прихода импульса на закрытую входную шину устройства, например, на вторую (фиг.2б) (т.е. импульс, пришедший до этого на первую входную шину (фиг.2а), переводит первый триггер 4 (фиг.2д) в единичное состояние и низкий уровень на первом входе второго элемента И 14 перекрывает его, этот импульс не проходит через второй элемент И 14. Импульс с второй входной шины поступает на второй вход открытого (на первом входе есть высокий уровень) четвертого элемента И 16, с его выхода через первый элемент ИЛИ 2 поступает на С-вход счетчика 10, в результате чего последний переведен в единичное состояние (фиг.2г). После того, как третьим элементом задержки 8 будет выдержано время Т3 на R-вход счетчика 10, с выхода третьего элемента задержки 8 проходит импульс (фиг.2в), который и обнуляет счетчик 10 (фиг. 2г). В результате этого отрицательный перепад попадает на вход формирователя импульсов 11 и запускает его (фиг.2ж). Импульс, сформированный формирователем импульсов 11, через второй элемент ИЛИ 1 поступает на выходную шину устройства (фиг. 2з). Таким образом, импульс, пришедший на вторую входную шину устройства во время следования импульса через первую входную шину или с интервалом между ними менее минимально допустимого для потребителя, получающего их с выхода устройства, задержан, а через минимально допустимое время сформирован.

Высокий уровень с выхода третьего элемента задержки 8 через время Т4, поступает также (пройдя через четвертый элемент задержки 9) на R-входы первого 4 и второго 5 триггеров. В результате чего обнуляется первый триггер 4 (фиг.2д) - устройство в исходном состоянии. В случае прихода импульса на закрытую первую входную шину устройства оно срабатывает аналогичным образом: этот импульс не проходит через закрытый первый элемент И 13 на выходную шину устройства, но он проходит через первый вход третьего элемента И 15 и через первый вход первого элемента ИЛИ 2 на С-вход счетчика 10. В результате чего последний переходит в единичное состояние. После того, как выдерживают (третьим элементом задержки 8) необходимое время после прохождения импульса через вторую открытую входную шину, на R-входе счетчика 10 появляется высокий уровень, который и обнуляет счетчик. Отрицательный перепад попадает на вход формирователя импульсов 11 и запускает его, в результате чего формируется дополнительный импульс на выход устройства.

В случае, если рабочий (с низкого уровня в высокий) фронт на С-вход второго триггера 5 приходит в момент переходного процесса на управляющем входе последнего (т. е. в начале пришел импульс на вторую входную шину устройства и начал проходить через второй элемент И 14 на выходную шину устройства и вход второго элемента задержки 7, а потом пришел импульс на первую входную шину устройства, что вызовет изменение состояния на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12) и при этом второй триггер 5 не переходит в единичное состояние, то первый элемент И 13 остается открытым и пропускает на вход первого элемента задержки 6 импульс, который и устанавливает первый триггер 4 в единичное состояние. Т.е. видно, что при таком пространственном положении импульсов, поступающих на входные шины устройства, возможно увеличение длительности импульса, поступающего на выходную шину устройства, на время
t5 + T2 - t3 - t4, Поэтому Т2 желательно выбирать близким к нижней границе допуска. При практической реализации устройства величину Т3 необходимо выбирать из следующих условий
T3 > t1 + t6 - t7, при этом левая часть неравенства должна превышать правую на величину не меньшую, чем величина, определяемая разбросом временных параметров худшей (с большим допуском) из цепочек элементов - первый элемент задержки 6, первый триггер 4, третий элемент ИЛИ 3, третий элемент задержки 8, счетчик 10, формирователь импульсов 11(или - второй элемент задержки 7 второй триггер 5, третий элемент ИЛИ 3, третий элемент задержки 8, счетчик 10, формирователь импульсов 11). Большее превышение левой части над правой нежелательно, т.к. на эту удвоенную величину необходимо увеличивать промежутки между соседними импульсами, поступающими на каждую из входных шин устройства, т.е. сокращать область применения устройства.

Теоретически возможен случай, когда информационный импульс на первую (вторую) закрытую входную шину приходит во время обнуления второго 5 (первого 4) триггера. Этот импульс начинает проходить через третий элемент И 15 (четвертый элемент И 16) и в этот момент триггер обнуляется, но "пичек" от импульса может, пройдя через первый элемент ИЛИ 2, попасть на С-вход счетчика 10. Чтобы не произошло установки в высокий уровень счетчика 10, на его R-входе должен присутствовать высокий уровень, для этого и введено вышеуказанное соотношение между величинами t10, t11 и t12.

В случае прихода импульса на закрытую входную шину устройства, во время присутствия высокого уровня на R-входе счетчика 10 последний не установится в единицу и, следовательно, формирователь импульсов 11 не будет запущен. После обнуления первого 4 (второго 5) триггера информационный импульс начинает проходить через второй 14 (первый 13) элемент И на выходную шину устройства укороченным на время, вызванное задержкой на цепочке элементов - третий элемент И 15, первый элемент ИЛИ 2, второй триггер 5 (или цепочке - четвертый элемент И 16, первый элемент ИЛИ 2, первый триггер 4) плюс время Т4. Т.е. при практической реализации устройства Т4 желательно выбирать близким к нижней границе допуска.

Предлагаемое устройство имеет такое же ограничение по скважности импульсных последовательностей, поступающих на входные шины устройства, как и известное: интервалы между соседними импульсами каждой из импульсных последовательностей, поступающих на входы устройства, должны быть такими, чтобы в них помещались импульсы другой последовательности, при этом промежутки между импульсами вновь образованной импульсной последовательности были не меньше, чем требуется потребителю, получающему импульсы с выходной шины устройства. Описание работы устройства приведено для положительной логики - наличию сигнала соответствует высокий уровень.

Как видно из вышеуказанного в устройстве, повышение надежности происходит при сохранении технических характеристик. В известном устройстве используется 23-и логических элемента, а в предлагаемом - 16-ть логических элементов, т.е. надежность (определяемая суммарной надежностью элементов) у предлагаемого устройства, по крайней мере, в 1,44 раза выше. Кроме того, в известном устройстве количество связей (от выхода элемента к входу следующего) составляет 50, а в предлагаемом - 33, что также сказывается на надежности устройства. Сравнивая элементный состав устройств, видно, что предлагаемое устройство содержит меньшее относительно общего числа количество элементов со сложной логической структурой (многофазный генератор импульсов, счетчик, триггер), что также увеличивает его надежность.

Формула изобретения

УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ФАЗЫ, содержащее первый, второй, третий элементы И, первый, второй, третий элементы ИЛИ, счетчик, при этом первая входная шина устройства соединена с первыми входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ и через первый элемент задержки - с C-входом первого триггера, инверсный выход которого соединен с первым входом второго элемента И, вторая входная шина устройста соединена с вторыми входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второго элемента И, выход которого соединен с вторым входом второго элемента ИЛИ и через второй элемент задержки - с C-входом второго триггера, инверсный выход которого соединен с вторым входом первого элемента И, прямые выходы первого и второго триггеров соединены с первым и вторым входами соответственно третьего элемента ИЛИ, выход которого через третий и четвертый элементы задержки соединен с R-входами первого и второго триггеров, D-вход первого триггера соединен с шиной логической единицы, а D-вход второго триггера - с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход формирователя импульсов соединен с третьим входом второго элемента ИЛИ, выход которого соединен с выходной шиной устройства, отличающееся тем, что в него дополнительно введен четвертый элемент И, первый вход которого соединен с прямым выходом первого триггера, второй вход - с второй входной шиной устройства, а выход - с вторым входом первого элемента ИЛИ, выход последнего соединен с C-входом счетчика, вход параллельной записи которого соединен с шиной установки исходного состояния, R-вход - с выходом третьего элемента задержки, D-вход - с шиной логического нуля, а выход - с входом формирователя импульсов, первая входная шина устройства соединена с первым входом третьего элемента И, второй вход которого соединен с прямым выходом второго триггера, а выход - с первым входом первого элемента ИЛИ.

РИСУНКИ

Рисунок 1, Рисунок 2