Устройство для программирования микросхем постоянной памяти

 

Изобретение относится к автоматике и вычислительной технике. Техническим результатом является расширение области применения устройства за счет увеличения класса программируемых микросхем. Устройство содержит формирователь сигналов управления, блок сопряжения, программируемый источник питания, первый и второй коммутаторы, пять регистров, блок адресных ключей, блок ключей управления, блок ключей программирования, программируемый генератор импульсов, блок элементов И. 2 ил.

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам записи двоичной информации в логические матрицы, микросхемы постоянной памяти как с ультрафиолетовым стиранием, так и с плавкими перемычками, и может быть использовано при обслуживании устройств ЧПУ.

Известно устройство для программирования постоянных запоминающих устройств, содержащее блок управления (клавиатура управления), блок формирования одиночных импульсов, счетчик адреса ПЗУ, дешифратор (двоичного кода в код семисегментного индикатора), индикатор адреса ПЗУ, блок формирования цикла программирования, индикаторы набора программы, блок поразрядного опроса набора программы, блок набора программы, блок разрешения такта программирования, блок формирования импульсов программирования, блок сравнения, блок коммутации, усилитель, панели для ПЗУ, индикатор результата программирования [1] Недостатком этого устройства является ручной набор программ, подлежащих программированию, визуальный контроль результата программирования по каждому адресу.

Наиболее близким к изобретению является устройство для программирования микросхем постоянной памяти, содержащее формирователь сигналов управления, входы первой группы которого являются управляющими входами устройства, первый регистр, второй регистр, третий регистр, вход которого подключен к первому выходу формирователя сигналов управления, блок сопряжения, входы выходы которого являются информационными входами выходами устройства, блок адресных ключей, блок ключей программирования, блок ключей управления, четвертый и пятый регистр, программируемый источник питания, коммутатор, причем выходы группы блока сопряжения соединены с входами второй группы формирователя сигналов управления, входами групп регистров, программируемого источника питания, первые и вторые входы программируемого источника питания, первые и вторые входы программируемого источника питания, первого, второго, четвертого, пятого регистров соединены с соответствующими выходами третьего регистра и вторым выходом формирователя сигналов управления, третий выход которого подключен к входу блока сопряжения, входы группы которого соединены с выходами блока ключей программирования и являются информационными выходами устройства, адресными и управляющими выходами которого являются выходы блоков адресных ключей и блоков ключей управления, выходы программируемого источника питания соединены с входами первых групп блока адресных ключей, коммутатора, блока ключей управления, входы вторых групп которых подключены соответственно к выходам четвертого регистра, выходам первой группы пятого регистра, выходам второй группы пятого регистра, входы третьей группы блока адресных ключей соединены с выходами первого регистра, выходы коммутатора подключены к одним входам блока ключей программирования, другие входы которого соединены с выходами второго регистра [2] Недостатки этого устройства является невозможность поразрядного программирования, а следовательно, программирования микросхем ПЗУ с плавкими перемычками.

Целью изобретения является расширение области применения устройства за счет увеличения класса программируемых микросхем.

Поставленная цель достигается тем, что в устройство для пpограммиpования микросхем постоянной памяти, содержащее формирователь сигналов управления, входы группы которого являются управляющими входами устройства, блок сопряжения, входы-выходы которого являются информационными входами-выходами устройства, программируемый источник питания, первый коммутатор, пять регистров, блок адресных ключей, блок ключей управления, блок ключей программирования, причем первый выход формирователя сигналов управления соединен с первым входом программируемого источника питания, синхронизирующими входами первого, второго, третьего, четвертого регистров, второй выход формирователя сигналов управления соединен с входом разрешения записи пятого регистра, третий выход формирователя сигналов управления соединен с первым входом блока сопряжения, выходы которого соединены с информационными входами формирователя сигналов управления и информационными входами пятого регистра, первый выход которого соединен с вторым входом программируемого источника питания, второй, третий, четвертый и пятый выходы регистра соединены с входами разрешения записи первого, второго, третьего и четвертого регистров, информационные входы которых соединены с выходами блока сопряжения, входы группы блока сопряжения объединены с выходами блока ключей программирования и являются информационными выходами устройства, выходы пpограммиpуемого источника питания соединены с первыми управляющими входами блока адресных ключей, блока ключей программирования и управляющим входом первого коммутатора, информационные входы которого подключены к выходам первой группы третьего регистра, выходы второй группы которого соединены с информационными входами блока ключей управления, выходы которого являются управляющими выходами устройства, выходы первого коммутатора соединены с управляющими входами блока ключей программирования, выходы первого и второго регистров соединены с информационными входами блока адресных ключей, выходы которого являются адресными выходами устройства, введены программируемый генератор импульсов, второй коммутатор и блок элементов И, выходы которого соединены с информационными входами блока программируемых ключей, первые входы блока элементов И подключены к выходу четвертого регистра, вторые входы блока элементов И соединены с выходами второго коммутатора, управляющий и информационные входы которого соединены соответственно с первым и вторым выходами программируемого генератора импульсов, первый и второй управляющие входы которого соединены соответственно с первым выходом формирователя сигналов управления и соответствующим шестым выходом пятого регистра, информационные входы генератора импульсов соединены с выходами блока сопряжения.

Указанные отличительные признаки отсутствуют в известных [1] [2] технических решениях и являются новыми.

Сопоставительный анализ предлагаемого и известных технических решений показал, что только наличие каждого из вышеперечисленных признаков в их совокупности обеспечивает достижение поставленной цели. В предлагаемом устройстве для программирования микросхем постоянной памяти совокупность отличительных и известных признаков также является новой, т.к. отсутствует в прототипе, что позволяет сделать вывод о наличии существенных отличий.

На фиг.1 представлена функциональная схема предлагаемого устройства; на фиг.2 временные диаграммы, поясняющие работу устройства.

Устройство для программирования содержит блок 1 сопряжения, информационные входы выходы 2, входы 3 блока сопряжения, формирователь 4 сигналов управления, входы 5 8 которого являются управляющими входами устройства, выходы 9 11 формирователя 4 сигналов управления, пятый регистр 12, программируемый источник питания 13 с выходами 19, первый 14, второй 15, третий 16 и четвертый 17 регистры, первый коммутатор 20, программируемый генератор 18 импульсов, второй коммутатор 21, блок 22 элементов И, блок 23 адресных ключей, блок 24 ключей управления, блок 25 ключей программирования, выходы 26 28.

На фиг.2 изображены: "а" выход программируемого генератора 18 импульсов; "б" "и" выходы второго коммутатора 21; "к" выходы четвертого регистра 17.

Управление работой устройства для программирования осуществляется с помощью устройства (не показано), вырабатывающего и читающего 16 разрядный двоичный код и четыре импульсных управляющих сигнала. Все сигналы должны быть синхронизированы между собой. В частности, таким управляющим устройством может служить микроЭВМ, по отношению к которой и рассматривается работа устройства для программирования.

Устройство для программирования работает следующим образом.

В начальный момент времени из устройства управления на вход 8 формирователя 4 сигналов управления поступает сигнал обращения к данному устройству, а на вход 2 блока 1 информации двоичный код адреса, старший байт которого содержит код признака обращения к данному устройству, а младший байт содержит код выбора регистра, в который в дальнейшем должна быть записана информация.

В следующий момент времени на вход 7 формирователя 4 приходит сигнал записи адресной части цикла и по сигналу с выхода 10 формирователя 4 сигналов управления производится запись младшего байта в регистр 12, с выходов которого выдаются сигналы разрешения записи в один или два регистра 14 17, источник 13 питания, программируемый генератор 18 импульсов.

Затем на шины 2 блока 1 сопряжения приходит информация, подлежащая записи в упомянутые регистры.

В следующий момент времени на вход 5 формирователя 4 сигналов управления подается сигнал, который с выхода 9 формирователя 4 производит запись информации в соответствующие регистры. Этим заканчивается один цикл управления.

Контроль содержимого микросхемы постоянной памяти производится за два цикла управления. За первый цикл производится запись адреса контролируемого слова в регистр 15 адреса, а за второй цикл производится считывание этого слова. При этом вместо сигнала 5 на вход устройства поступает сигнал 6, который поступает на вход 11 формирователя 4 и управляет прохождением информации от входов 3 на выходы 2 блока 1 сопряжения.

Программирование микросхемы постоянной памяти состоит из операций предварительного контроля, записи информации в ячейку памяти и последующего контроля результатов записи.

Операция контроля состоит из нескольких циклов. В первом цикле в регистр программируемого источника 13 питания заносится код, в соответствии с которым на его выходах 19 устанавливается набор высокостабильных напряжений, необходимых для подачи на выводы микросхемы постоянной памяти при контроле и записи информации.

Во втором цикле управления в регистр 14 заносится код выбора напряжения, которое в дальнейшем подается на адресные входы.

В третьем цикле управления с помощью регистра 15 и блока 23 ключей адреса устанавливается адрес контролируемой ячейки.

В четвертом цикле с помощью регистра 16 и блока 24 ключей управления на выходах 27 устанавливается электрический режим контроля.

В следующем цикле управления производится считывание информации из микросхемы постоянной памяти по установленному адресу. Затем производятся поочередная установка всех адресов микросхемы постоянной памяти и считывание информации по каждому адресу.

Операция записи информации начинается также с последовательной установки адреса ячейки на выводах 26 и электрического режима питания на выводах 27 с помощью соответствующих регистров и ключей аналогично операции контроля.

Если в соответствии с требованиями руководства по программированию необходимо устанавливать режим на одном из выводов с задержкой относительно другого, то запись соответствующих кодов в регистр 16 производится в разных циклах управления. Одновременно этот же регистр 16 управляет коммутатором 20, который переключает необходимую пару напряжений на входы блока 25 ключей пpограммирования.

В следующем цикле управления в регистр программируемого генератора 18 импульсов заносится код, определяющий длительность импульсов программирования (см. сигнал "а", фиг.2) на выходе генератора 18 импульсов, поступающий на первый вход второго коммутатора 21, с выходов которого следуют импульсы на первые входы блока 22 элементов И, последовательно распределенные по каждому выходу (см. сигналы "б" "и", фиг.2) и наконец в определенном цикле управления с регистра 17 поступает информация (см. сигнал "к", фиг.2) на второй вход блока 22 элементов И, в соответствии с которой с выхода блока 22 элементов И приходят сигналы на вторые входы блока 25 ключей программирования, поочередно открывая ключи программирования и устанавливая поочередно открывая ключи программирования и устанавливая поочередно на выходах 28 необходимый напряжения. Таким образом происходит поразрядная (побитная) запись информации в микросхему постоянной памяти. В случае побайтной записи информации регистр программируемого генератора 18 импульсов заносится нулевой код, в этом случае на первый вход второго коммутатора 21 импульсы не последуют, а на второй вход второго коммутатора 21 поступает сигнал, по которому на всех его выходах устанавливается постоянный высокий уровень, разрешающий прохождение информации из регистра 17 через блок 22 элементов И на вторые входы блока 25 ключей программирования, в соответствии с которой на выходах 28 устанавливается необходимый уровень напряжения.

Снятие режима записи производится в последовательности, определенной руководством по программированию, путем записи в соответствующие разряды регистров обратного логического уровня. Таким образом, последовательно заносят определенный код в соответствующие регистры, можно сформировать импульсы программирования любой длительности и скважности и с любым временным соотношением между ними в соответствии с требованиями руководства по программированию.

Контроль микросхем постоянной памяти после записи информации (выходной контроль) осуществляется аналогично входному контролю с той разницей, что содержимое микросхемы постоянной памяти проверяется при крайних допустимых значениях напряжений, обеспечивающих режим контроля, для чего в регистр источника 13 питания предварительно заносится соответствующий код.

Использование предлагаемого устройства в сравнении с прототипом позволяет программировать микросхемы постоянной памяти с плавкими перемычками.

Формула изобретения

УСТРОЙСТВО ДЛЯ ПРОГРАММИРОВАНИЯ МИКРОСХЕМ ПОСТОЯННОЙ ПАМЯТИ, содержащее формирователь сигналов управления, входы группы которого являются управляющими входами устройства, блок сопряжения, входы-выходы которого являются информационными входами-выходами устройства, программируемый источник питания, первый коммутатор, пять регистров, блок адресных ключей, блок ключей управления, блок ключей программирования, причем первый выход формирователя сигналов управления соединен с первым входом программируемого источника питания, синхронизирующими входами первого, второго, третьего и четвертого регистров, второй выход формирователя сигналов управления соединен с входом разрешения записи пятого регистра, третий выход формирователя сигналов управления соединен с первым входом блока сопряжения, выходы которого соединены с информационными входами формирователя сигналов управления и информационными входами пятого регистра, первый выход которого соединен с вторым входом программируемого источника питания, второй, третий, четвертый и пятый выходы пятого регистра соединены с входами разрешения записи первого, второго, третьего и четвертого регистров, информационные входы которых соединены с выходами блока сопряжения, входы группы блока сопряжения объединены с выходами блока ключей программирования и являются информационными выходами устройства, выходы программируемого источника питания соединены с первыми управляющими входами блока адресных ключей, блока ключей программирования и управляющим входом первого коммутатора, информационные входы которого подключены к выходам первой группы третьего регистра, выходы второй группы которого соединены с информационными входами блока ключей управления, выходы которого являются управляющими выходами устройства, выходы первого коммутатора соединены с управляющими входами блока ключей программирования, выходы первого и второго регистров соединены с информационными входами блока адресных ключей, выходы которого являются адресными выходами устройства, отличающееся тем, что в него введены программируемый генератор импульсов, второй коммутатор и блок элементов И, выходы которого соединены с информационными входами блока программируемых ключей, первые входы блока элементов И подключены к выходу четвертого регистра, вторые входы блока элементов И соединены с выходами второго коммутатора, управляющий и информационные входы которого соединены соответственно с первым и вторым выходами программируемого генератора импульсов, первый и второй управляющие входы которого соединены соответственно с первым выходом формирователя сигналов управления и соответствующим шестым выходом пятого регистра, информационные входы генератора импульсов соединены с выходами блока сопряжения.

РИСУНКИ

Рисунок 1, Рисунок 2



 

Похожие патенты:

Изобретение относится к электронной технике и может быть использовано при конструировании интегральных схем высокой степени интеграции

Изобретение относится к вычислительной технике и может быть использовано для построения надежных цифровых усройств

Изобретение относится к микроэлектронике, в частности к постоянным запоминающим устройствам, в накопителе которых в качестве логических ячеек используют ячейки упорядоченных поверхностных структур

Изобретение относится к автоматике и вычислительной технике, в частности к постоянным и полупостоянным запоминающим устройствам с коррекцией ошибок

Изобретение относится к электронной технике и может быть использовано при изготовлении МНОП-схем памяти

Изобретение относится к вычислительной технике и может быть использовано в электрически перепрограммируемом постоянном запоминающем устройстве на МНОП- транзисторах, Целью изобретения является повышение надежности матричного накопителя

Изобретение относится к вычислитель- , ной технике, в частности к постоянным запоминающим устройствам (ПЗУ), используемым в цифровых вычислительных устройствах

Изобретение относится к запоминающим устройствам, в частности к полупостоянным ЗУ с коррекцией ошибок

Изобретение относится к вычислительной технике и можег быть использовано при создании запоминающих устройств с повышенным выходом годных и расширенными функциональными возможностями

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в отказоустойчивых системах

Изобретение относится к вычислительной технике и может использоваться при медицинском страховании, учете рабочего времени в скользящем графике, телефонии и т

Изобретение относится к электрически адресуемой энергонезависимой постоянной памяти

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к программируемым элементам памяти, к способам и устройству для их считывания, записи и программирования

Изобретение относится к электрически адресуемой энергонезависимой постоянной памяти

Изобретение относится к области вычислительной техники и автоматики и может быть использовано при записи информации в поле памяти постоянных запоминающих устройств

Изобретение относится к области вычислительной техники и может быть использовано в запоминающих устройствах /ЗУ/ для хранения информации, представленной в дискретной и аналоговой формах /совместно или раздельно/

Изобретение относится к вычислительной технике. Технический результат заключается в повышении производительности одноразрядных ячеек энергонезависимой памяти за счет разделения разрядных шин. Одноразрядная ячейка энергонезависимой памяти (NVM) содержит первый элемент NVM для одноразовой записи, непосредственно соединенный с разрядной шиной записи; первый транзистор доступа для записи, соединяющий первый элемент NVM для одноразовой записи с заземлением, причем затвор первого транзистора доступа для записи соединен с числовой шиной записи; и первый транзистор доступа для чтения, непосредственно соединенный с первым элементом NVM для одноразовой записи и непосредственно соединенный с разрядной шиной чтения, причем затвор первого транзистора доступа для чтения соединен с числовой шиной чтения. 4 н. и 14 з.п. ф-лы, 9 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении высокоскоростного программирования одноразрядной ячейки. Способ формирования необратимого состояния в одноразрядной ячейке, в котором применяют программирующее напряжение к первому магнитному туннельному переходу (МТП, MTJ) одноразрядной ячейки без применения программирующего напряжения ко второму МТП одноразрядной ячейки для формирования необратимого состояния в одноразрядной ячейке; и определяют необратимое состояние путем сравнения первого значения, считанного с первого МТП и принятого на первом входе дифференциального усилителя, со вторым значением, считанным со второго МТП и принятым на втором входе дифференциального усилителя, причем первое значение соответствует первому напряжению первой разрядной шины, соединенной с первым МТП, а второе значение соответствует второму напряжению второй разрядной шины, соединенной со вторым МТП. 7 н. и 27 з.п. ф-лы, 7 ил.
Наверх