Система пассивной локации движущегося объекта

 

Сущность изобретения: система пассивной локации движущегося объекта содержит пеленгатор 1 синхронизатор 2, блок формирования коэффициентов 3, буферное запоминающее устройство 4, блок решения систем линейных алгебраических уравнений 5, блок медианного оценивания 6, блок вычисления направляющих косинусов вектора скорости криволинейного движения объекта 7. 1-3-4-5-6-7: 1-2-4-7: 2-5: 2-6: 2-7. 13 ил.

Изобретение относится к радиолокации и может быть использовано, например, в радионавигации, метеорологии, геодезии.

Известно устройство определения вектора скорости движения объекта, которое предполагает использование закономерностей представления вектора ускорения и вектора абсолютной угловой скорости вращения трехгранника Френе в проекциях на оси подвижной системы координат, связанной с летательным аппаратом. Однако устройство применимо лишь в навигационных системах.

Известно устройство определения вектора скорости движения объекта, измеряющее доплеровскую скорость с последующей ее обработкой. Недостатком устройства является необходимость измерения на приемном пункте радиальной скорости или дальности до объекта, что не всегда применительно для систем пассивной локации.

Наиболее близким по технической сущности к изобретению является устройство пассивной локации движущегося объекта, позволяющее определять направляющие косинусы вектора скорости равномерного и равноускоренного движений объекта, содержащее пеленгатор, синхронизатор.

Однако такое устройство имеет ограниченные функциональные возможности, так как не позволяет определять направляющие косинусы вектора скорости криволинейного движения объекта.

Цель изобретения расширение функциональных возможностей за счет одновременного определения направления криволинейного движения объекта.

Это достигается тем, что в устройство пассивной локации движущегося объекта, содержащее пеленгатор, синхронизатор, введены блок формирования коэффициентов, буферное запоминающее устройство, блок решения систем линейных алгебраических уравнений, блок медианного оценивания, блок вычисления направляющих косинусов вектора скорости криволинейного движения объекта, при этом первый выход пеленгатора соединен с входом синхронизатора, второй выход пеленгатора соединен с входом блока формирования коэффициентов, выход которого соединен с первым входом буферного запоминающего устройства, выход которого соединен с первым входом блока решения систем линейных алгебраических уравнений, выход которого соединен с первым входом блока медианного оценивания, выход которого соединен с первым входом блока вычисления направляющих косинусов вектора скорости криволинейного движения объекта, выход которого является выходом устройства, первый, третий выходы синхронизатора соединены соответственно с вторыми входами буферного запоминающего устройства и блока решения систем линейных алгебраических уравнений, второй выход синхронизатора соединен с вторым входом блока медианного оценивания и с третьим входом блока вычисления направляющих косинусов вектора скорости криволинейного движения объекта, выход буферного запоминающего устройства соединен с вторым входом блока вычисления направляющих косинусов вектора скорости криволинейного движения объекта.

Известно устройство (прототип) определения направляющих косинусов вектора скорости по оценкам угловых координат и их производных по времени при условии, что объект движется по прямой равномерно или равноускоренно. Однако на практике данная модель движения имеет ограниченное применение, поскольку она справедлива лишь на небольших временных интервалах.

Пусть в декартовой ОХYZ системе координат, начало которой совпадает с геометрическим центром пеленгатора, кинематика цели описывается временным полиномом k-го порядка xa_itⁱ, yb_itⁱ, zc_itⁱ, (1) где da_i/dt db_i/dt dc_i/dt 0 ∀i .

Полагаем также, что с пеленгатором связана локальная радиотехническая система координат, в которой линия положения объекта в каждый момент времени задается пеленгами α,β, где α,β азимут и угол места лоцируемого объекта соответственно. С учетом того, что х R˙соsαcosβ yR˙sinαcosβ z R˙sinβ, где R наклонная дальность, на основании выражения (1) запишем j ∈ (2) где a_j ≠ 0.

После несложных преобразований представим выражения (2) в эквивалентной форме (3) Очевидно, что для нахождения неизвестных величин b_i/a_j, с_i/a_j,i=, a_i/a_j,i=, i ≠j с учетом выражения (3) достаточно решить следующие системы линейных алгебраических уравнений: (4) (5) где α_kα (t_k), β_k β(t_k), k ∈ , t_k моменты времени, в которые производится замер пеленгов.

Таким образом, с учетом выражений (4), (5) расчетные соотношения для определения искомых направляющих векторов криволинейного движения объекта имеют сле-
дующий окончательный вид:
(6)
где искомые величины a_k/a_j, b_k/a_j, c_k/a_j находятся как решения систем линейных алгебраических уравнений (4), (5). При записи формул системы (6) учитывалось, что
x⁽ⁱ⁾= t^k-ia_k, y⁽ⁱ⁾= b_k
z⁽ⁱ⁾= t^k-ic_k.

Таким образом, новизна заявляемой системы пассивной локации движущегося объекта состоит во введении дополнительно блока формирования коэффициентов, буферного запоминающего устройства, блока решения систем линейных алгебраических уравнений, блока медианного оценивания, блока вычисления направляющих косинусов вектора скорости криволинейного движения объекта и в организации взаимодействия между ними.

Введение дополнительных блоков и связей позволяет в совокупности с общими признаками обеспечить одновременное измерение направления криволинейного движения объекта, что приводит к расширению функциональных возможностей предложенного устройства.

На фиг. 1 представлена структурная схема системы пассивной локации движущегося объекта, на которой первый выход пеленгатора 1 соединен с входом синхронизатора 2, второй выход пеленгатора 1 соединен с входом блока формирования коэффициентов 3, выход которого соединен с первым входом буферного запоминающего устройства 4, выход которого соединен с первым входом блока 5 решения систем линейных алгебраических уравнений, выход которого соединен с первым входом блока медианного оценивания 6, выход которого соединен с первым входом блока 7 вычисления направляющих косинусов вектора скорости криволинейного движения объекта, выход которого является выходом устройства, первый, третий выходы синхронизатора 2 соединены соответственно с вторыми входами буферного запоминающего устройства 4 и блока 5 решения систем линейных алгебраических уравнений, второй выход синхронизатора 2 соединен с вторым входом блока медианного оценивания 6 и с третьим входом блока 7 вычисления направляющих косинусов вектора скорости криволинейного движения объекта, выход буферного запоминающего устройства 4 соединен с вторым входом блока 7 вычисления направляющих косинусов вектора скорости криволинейного движения объекта.

На фиг. 2 представлена схема возможной реализации блока формирования коэффициентов 3, на которой первая шина 1₁ входа соединена с входами первого 8₁. (k 1)-го 8_k-1 преобразователей кодов и одновременно образует выход 1₁ блока 3, вторая шина 1₂ входа соединена с входами k-го 8_k и (k + 1)-го 8_k+1 преобразователей кодов, третья шина 1₃входа соединена с входом (k + 2)-го 8_k+2 преобразователя кодов, первая шина 1₃ входа соединена с первым входом первого 9₁ перемножителя, выходы первого 8₁.(k 1)-го 8_k-1 преобразователей кодов соединены соответственно с первыми входами второго 9₂.k-го 9_k перемножитей и одновременно образуют выходы 1₂.1_k блока 3, выход k-го 8_kпреобразователя кодов соединен с вторыми входами первого 9₁.k-го 9_k перемножителей и одновременно образует выход 1_{2k + 1} блока 3, первая шина 1₁ входа соединена с первым входом (k + 1)-го 9_k+1 перемножителя, выходы первого 8₁. (k 1)-го 8_k-1преобразователей кодов соединены соответственно с первыми входами (k + 2)-го 9_k+2.(2k)-го 9_2k перемножителей, выходы (k + 1)-го 8_k+1 и (k + 2)-го 8_k+2 преобразователей кодов соединены соответственно с первым и вторым входами (2k + 1)-го 9_2k+1 перемножителя, выход которого соединен с вторыми входами (k + 1)-го 9_k+1.(2k)-го 9_2k перемножителей и одновременно образует выход 1_3K+2 блока 3, выходы первого 9₁.k-го 9_kперемножителей образуют соответственно 1_k+1-й. 1_2k-й выходы блока 3, выходы (k + 1)-го 9_k+1. (2k)-го 9_2k перемножителей образуют соответственно 1_2k+2-й.1_3k+1-й выходы блока 3.

На фиг. 3 приведена возможная реализация буферного запоминающего устройства 4. При этом первая 1₁.(4k + 2)-я 1_4k+2 шины первого входа буферного запоминающего устройства являются первыми входами соответственно первого 4₁. (4k + 2)-го 4_4k+2 сверхоперативных запоминающих устройств (СОЗУ). Шина 2₁ второго входа соединена с вторыми входами первого 4₁.(4k + 2)-го 4_4k+2 СОЗУ. Вход 2₂ соединен с третьими входами первого 4₁.(4k + 2)-го 4_4k+2 СОЗУ. Выходы СОЗУ 4₁.4_4k+2соединены соответственно с первыми входами регистров (4_1,1. 4_1,2k+1). (4_4k+2,1.4_4k+2,2k+1). Третья шина 2₃ второго входа соединена с вторыми входами регистров 4_1,1.4_4k+2,2k+1, выходы которых образуют выходы 1_1,1.1_8,2k+1 блока 4.

На фиг. 4 представлена схема возможной реализации блока решения систем линейных алгебраических уравнений 5, который состоит из двух устройств для решения систем линейных алгебраических уравнений (УРСЛАУ). Первая шина 1₁ первого входа соединена с первыми входами первого 5₁ и второго 5₂ УРСЛАУ. Вторая 1₂ и третья 1₃ шины первого входа соединены соответственно с вторыми входами первого 5₁ и второго 5₂ УРСЛАУ. Шина второго входа соединена с третьими входами первого 5₁ и второго 5₂УРСЛАУ. Первые выходы первого 5₁ и второго 5₂ УРСЛАУ образуют первую 1₁шину выхода блока 5. Вторые выходы первого 5₁ и второго 5₂ УРСЛАУ образуют соответственно вторую 1₂ и третью 1₃ шины выхода блока 5.

На фиг. 5 представлена схема возможной реализации блока медианного оценивания 6, который состоит из трех узлов медианного оценивания 6₁.6₃. Первая 1₁ шина первого входа и шина второго входа соединены соответственно с первым и вторым входами первого 6₁ узла медианного оценивания, выход которого образует выход 1₁ блока 6. Вторая 1₂ и третья 1₃ шины входа соединены соответственно с входами второго 6₂ и третьего 6₃ узлов медианного оценивания, выходы которых образуют соответственно 1₂-й и 1₃-й выходы блока 6.

На фиг. 6 приведена схема возможной реализации первого 6₁ узла медианного оценивания, который состоит из k каналов медианного оценивания, при этом шины 1₁.1_k входа узла 6₁ соответственно соединены с первыми входами первого 6_1,1.k-го 6_1,k каналов медианного оценивания, выходы которых образуют соответственно выходы 1₁.1_k узла медианного оценивания 6₁. Шина второго выхода блока 6₁ соединена с вторыми входами каналов 6_1,1.6_1k медианного оценивания.

На фиг. 7 приведена схема возможной реализации канала медианного оценивания 6₁,i, i=. Первая 1₁ и вторая 1₂ шины первого входа соединены соответственно с первым и вторым входами мультиплексора 10, выход которого соединен с медианным фильтром 11, выход которого является выходом канала медианного оценивания 6_1,i, i 1,k. Шина второго входа cоединена с третьим входом мультиплексора 10.

На фиг. 8 представлена схема возможной реализации узла медианного оценивания 6_i, i 2,3. Первая 1₁.(k + 1)-я 1_{k + 1} шины входа соединены соответственно с входами первого 6_i,₁.(k + 1)-го 6_i,_k+1медианных фильтров, выходы которых образуют соответственно выходы 1₁.1_{k + 1} узла медианного оценивания 6_i, i 2,3.

На фиг. 9 приведена схема возможной реализации блока вычисления направляющих косинусов вектора скорости криволинейного движения объекта (БВНК КДО) 7. При этом шина 1₁ первого входа соединена с первым входом первого 7₁ устройства вычисления, вторым входом второго 7₂ устройства вычисления, третьим входом третьего 7₃ устройства вычисления, шина 1₂первого входа соединена с вторыми входами первого 7₁ и третьего 7₃устройств вычисления, а также с первым входом второго 7₂ устройства вычисления, шина 1₃ первого входа соединена с третьими входами первого 7₁ и второго 7₂ устройств вычисления, а также с первым входом третьего 7₃ устройства вычисления, шины второго и третьего входов соединены соответственно с четвертыми и пятыми входами первого 7₁. третьего 7₃устройств вычисления, выходы которых образуют соответственно выходы 1₁.1₃ БВНК КДО 7.

На фиг. 10 приведена схема возможной реализации устройства вычисления 7_i, i=, на которой шины первого, второго, третьего входов соединены соответственно с первыми входами первого 12₁, второго 12₂, третьего 12₃ вычислителей, шина четвертого входа соединена с вторыми входами первого 12₁, второго 12₂, третьего 12₃ вычислителей, шина пятого входа соединена с третьими входами первого 12₁, второго 12₂, третьего 12₃ вычислителей. Выход первого 12₁ вычислителя соединен с входом первого преобразователя кодов 13, выход которого соединен с первым входом первого перемножителя 14 и с вторым входом второго перемножителя 15, выходы которых через второй 16 и третий 17 преобразователи кодов соединены соответственно с вторым и третьим входами сумматора 18, выход которого через четвертый 19 и пятый 20 преобразователи кодов соединен с выходом устройства вычисления 7_i, i=. Выход постоянного запоминающего устройства (ПЗУ) 21 соединен с первым входом сумматора 18. Выходы второго 12₂ и третьего 12₃ вычислителей соединены соответственно с вторым входом первого перемножителя 14 и с первым входом второго перемножителя 15.

На фиг. 11 приведена схема возможной реализации вычислителя 12_i, i=. Первая 1₁. k-я 1_k шины первого входа соединены соответственно с первыми входами первого 22₁.k-го 22_k перемножителей. Первая 2₁.k-я 2_kшины второго входа соединены соответственно с вторыми входами первого 22₁.k-го 22_k перемножителей, выходы которых соединены соответственно с первыми входами (k + 1)-го 22_k+1.(2k)-го 22_2k перемножителей, выходы которых соединены соответственно с первым.k-м входами сумматора 23, выход которого образует выход вычислителя 12_i, i=. Шина третьего входа через первый 24₁.k-й 24_k преобразователи соединена с вторыми входами (k + 1)-го 22_k+1.(2k)-го 22_2k перемножителей.

На фиг. 12 приведена схема возможной реализации преобразователя 24_i, i= .

Шина 1₁ входа соединена со вторым входом сумматора 25 и через первый 26 преобразователь кодов с первым входом перемножителя 27, выход которого образует выход преобразователя 24_i, i=. Шина 1₂ входа соединена с первым входом сумматора 25, выход которого через второй 28 и третий 29 преобразователи кодов соединен с вторым входом перемножителя 27.

На фиг. 13 приведена схема возможной реализации синхронизатора 2. Вход синхронизатора 2 соединен со счетным входом первого счетчика 30, а также через первый элемент задержки 31 с первым входом первого триггера 32, с вторым входом первого триггера 32, через второй элемент задержки 33 с вторым входом элемента ИЛИ 34, с счетным входом второго счетчика 35, выход которого соединен с счетным входом третьего счетчика 36, выход которого соединен с вторыми входами регистра 37, компаратора 38, с первым входом первого 39₁ сумматора, а также через первый 40₁.(2k)- 40_2k умножители частоты с первыми входами второго 39₂. (2k + 1)-го 39_2k+1 cумма-торов. Выходы первого 39₁. (2k+1)-го 39_2K+1сумматоров соединены соответственно с первым.(2k + 1)-м входами первого мультиплексора 41, выход которого соединен с первым входом второго мультиплексора 42. Первый выход первого триггера 32 соединен с третьим входом второго мультиплексора 42 и с вторым входом первого элемента И 43, выход которого соединен с первым входом элемента ИЛИ 34.

Выход генератора тактовых импульсов 44 соединен с вторым входом второго элемента И 45, с первым входом первого элемента И 43, с первым входом четвертого счетчика 46, выход которого соединен с первым входом пятого счетчика 47, с входом дешифратора 48, через третий 49 и четвертый 50 элементы задержки с первым и вторым входами второго триггера 51, а также с (2k + 2)-м входом первого мультиплексора 41. Выход первого счетчика соединен с вторым входом второго мультиплексора 42, второй выход первого триггера 32 соединен с четвертым входом второго мультиплексора 42. Выход второго элемента И 45 соединен с первым входом регистра 37, выход которого соединен с первым входом компаратора 38, выход которого соединен с первым входом второго элемента И 45, вторым входом четвертого счетчика 46, вторым входом пятого счетчика 47, выход которого соединен с вторыми входами первого 39₁.(2k + 1)-го 39_2k+2 сумматоров. Выход второго мультиплексора 42, первый и второй выходы первого триггера 32, выход элемента ИЛИ 34, выход дешифратора 48 образуют соответственно выходы 1₁.1₅ первого выхода синхронизатора 2. Первый и второй выходы второго триггера 51, выходы первого 52 и второго 53 постоянных запоминающих устройств образуют соответственно выходы 2₁.2₄ второго выхода синхронизатора 2. Выход четвертого счетчика 46 образует третий выход синхронизатора 2.

Система пассивной локации движущегося объекта (см. фиг. 1) работает следующим образом.

Полученные на пеленгаторе 1 сглаженные значения пеленгов поступают на вход блока формирования коэффициентов 2 (см. фиг. 2). Коды сформированных коэффициентов по сигналам управления с первого выхода синхронизатора 2 записываются в буферное запоминающее устройство (БЗУ) 4 (см. фиг, 3). В промежутках между тактами записи БЗУ 4 находится в режиме считывания и по тактам считывания информация из СОЗУ 4₁. 4_4k+2записывается в регистры 4_1,1. 4_4k+2,2k+1 (см. фиг. 3). Порядком записи информации из СОЗУ 4₁.4_4k+2 в регистры 4_1,1.4_4k+2,2k+1 управляет дешифратор 48 синхронизатора 2 (см. фиг. 13). При этом в регистры 4_1,1.4_k,2k+1 и 4_3k+3,1.4_4k+2,2k+1 записываются коды времени t₁ⁱ.t_2k+1ⁱ, i= с выходов 1₁.1_k блока формирования коэффициентов 3, в регистры 4_k+1,₁.4_2k+1,2k+1 коды t₁ⁱtgα₁.t_2k+1ⁱtg α_2k+1, i= с выходов 1_k+1. 1_2k+1 блока 3, в регистры 4_2k+2,1.4_3k+2,2k+1 коды t¹ⁱsec α₁ 1tg β₁ t_2k+1ⁱsecα_2k+1tgβ_2k+1 i= с выходов 1_2k+2.1_3k+2 блока 3.

По окончании записи кодов в регистры 4_1,1.4_4k+2,2k+1 последние по управляющему сигналу, поступающему от синхронизатора 2, записываются в блок решения систем линейных алгебраических уравнений (БРСЛАУ) 5 (см. фиг. 4), который состоит из двух устройств для решения систем линейных алгебраических уравнений (УРСЛАУ) 5₁ и 5₂. Коды чисел "1", "0" и "-1" (системы (4), (5)) полагаются "защитными" в соответствующие регистры УРСЛАУ 5₁ и 5₂ при изготовлении устройства. По сигналу "Пуск", который поступает с третьего выхода синхронизатора 2 на вход блоков управления УРСЛАУ 5₁ и 5₂, последние отрабатывают заложенный в них порядок действия и по окончании счета коды вычисленных коэффициентов поступают на вход 1 блока медианного оценивания 6 (см. фиг. 5), который осуществляет статистическое оценивание рассчитываемых коэффициентов, так как в реальных условиях процесс пеленгования неизбежно сопровождается флуктуационными погрешностями. Оценки искомых коэффициентов с выхода блока медианного оценивания 6 поступают на первый вход блока вычисления направляющих косинусов вектора скорости криволинейного движения объекта (БВНК КДО) 7 (см. фиг. 9). На второй вход блока 7 поступают коды, пропорциональные моментам времени t₁ⁱ.t_2k+1ⁱ с выхода БЗУ 4. Структура блока 7 аппаратно реализует выражения системы (6). Следовательно, на его выходе имеют место коды, пропорциональные направляющим косинусам вектора скорости объекта, движущегося по криволинейной траектории.

Рассмотрим работу блока формирования коэффициентов 3 (фиг. 2). Для определенности положим в выражениях (2).(6) j 0, т.е. а_j a₀. Это объясняется тем, что выбором начала системы координат можно всегда получить значения а₀ ≠0. На вход 1₁ блока формирования коэффициентов 3 поступает код, пропорциональный текущему времени t, на вход 1₂ поступает код, пропорциональный азимуту α цели, на вход 1₃ поступает код, пропорциональный углу места β цели. На выходах преобразователей кодов 8₁.8_k-1 имеют место коды, пропорциональные t².t^k, на выходе преобразователя кодов 8_k код, пропорциональный tgα на выходе преобразователя кодов 8_k+1 код, пропорциональный secα на выходе преобразователя кодов 8_k+2 код, пропорциональный tg β. На выходе перемножителя 9_2k+1 имеет место код, пропорциональный tg β secα перемножителей 9₁.9_k код, пропорциональный ttg α, перемножителей 9_k+1.9_k код, пропорциональный ttg β sec α. Таким образом в момент времени t_2k+1 на выходах 1₁.1_3k+2 блока 3 заканчивается формирование коэффициентов систем линейных алгебраических уравнений (4) и (5).

Рассмотрим работу блока медианного оценивания 6 (см. фиг. 5). Поскольку на выходе 1₁ БРСЛАУ 5 имеет место статистическая избыточность за счет двукратного определения коэффициентов a_i/a₀, i=, блок медианного оценивания содержит первый узел 6₁ (см. фиг. 6) медианного оценивания, который состоит из k каналов медианного оценивания (см. фиг. 7). Коды вычисленных коэффициентов a_i/a₀ с выхода 1₁ БРАСЛАУ 5 поступают на входы 1₁, 1₂ каждого из каналов медианного оценивания. Под воздействием управляющих сигналов с второго выхода синхронизатора 2 мультиплексор 10 последовательно подключает к входу медианного фильтра 11 значение коэффициентов а_i/a₀ с первых выходов УРСЛАУ 5₁ и 5₂. Второй 6₂ и третий 6₃ узлы медианного оценивания (см. фиг. 8) осуществляют статистическое оценивание коэффициентов b_i/a₀ и с_i/a₀ соответственно. Коэффициенты b_i/a₀ поступают с выхода 1₂БРСЛАУ 5, коэффициенты с_i/a₀ с выхода 1₃ БРАСЛАУ 5. Узлы медианного оценивания 6₂ и 6₃ (см. фиг. 8) состоят из k + 1 медианных фильтров. Медианные фильтры выбраны потому, что они позволяют получать устойчивые к аномальным погрешностям измерений значения оценок искомых коэффициентов и не требуют априорного знания модели шумов в каналах наблюдения.

Рассмотрим работу блока вычисления направляющих косинусов вектора скорости криволинейного движения объекта (БВНК КДО) 7 (см. фиг. 9), который состоит из трех устройств вычисления 7₁.7₃ (см. фиг. 10). Первое устройство вычисления 7₁ аппаратно реализует выражение
cosμ_x(i)= , второе 7₂ и третье 7₃ устройства аналогичные выражения системы (6). На первые входы вычислителей 12₁.12₃ поступают соответственно коды, пропорциональные коэффициентам а_i/a₀, b_i/a₀, c_i/a₀, на вторые входы вычислителей 12₁.12₃ поступают коды, пропорциональные tⁱ. На выходе преобразователя кодов 13, выполняющего преобразование y 1/x, имеет место код, пропорциональный 1/(x_i/а₀), на выходе перемножителей 14 и 15 коды, пропорциональные y⁽ⁱ⁾/x⁽ⁱ⁾ и z⁽ⁱ⁾/x⁽ⁱ⁾ соответственно, на выходе преобразователей кодов 16 и 17 коды, пропорциональные (y⁽ⁱ⁾/x⁽ⁱ⁾)² и (z⁽ⁱ⁾/x⁽ⁱ⁾)² соответственно, на выходе сумматора 18 код, пропорциональный l1 +(y⁽ⁱ⁾/x⁽ⁱ⁾)² + (z⁽ⁱ⁾/(x⁽ⁱ⁾)²} на выходе преобразователя кодов 19 код пропорциональный , на выходе преобразователя кодов 20 код пропорциональный 1. Первый вычислитель 12₁ устройства вычисления 7_i аппаратно реализует выражение
x⁽ⁱ⁾/a_o= t^k-i(a_k/a_o), второй 12₂ и третий 12₃ вычислители аналогичные выражения для y⁽ⁱ⁾/a₀и z⁽ⁱ⁾/a₀ системы (6) (см. фиг. 11). В перемножителях 22₁.22_kосуществляется перемножение кодов соответствующих коэффициентов с входом 1₁.1_k и кодов времени, поступающих с входов 2₁.2_k вычислителя 12_i. На выходе перемножителей 22_2k+1.22_2k имеют место коды, пропорциональные k!/(k i)!t^k-i(a_k/a₀), которые суммируются в сумматоре 23. Формирование кодов k!/(k i)! осуществляют преобразователи 24_i, i= (см. фиг. 12). От синхронизатора 2 на входы 1₁ и 1₂ каждого из k преобразователей поступают значения k и i соответственно. Сумматор 25 формирует на своем выходе код, пропорциональный (k i), на выходах преобразователей кодов 26 и 28 имеют место коды, пропорциональные k! и (k i)! соответственно, на выходе преобразователя кодов 29 код, пропорциональный 1/(k i)! на выходе перемножителя 27 код пропорциональный k!(k i)!
Рассмотрим работу синхронизатора 2 (см. фиг. 13). Импульсы с первого выхода пеленгатора поступают на счетный вход счетчика 30, который формирует код адреса, поступающий на второй вход мультиплексора 42.

Импульсы с первого выхода пеленгатора 1 поступают на второй вход триггера 32, сигнал с выхода 2 которого устанавливает СОЗУ 4₁.4_4k+2 в режим записи. На первый вход триггера 32 поступают импульсы с первого выхода пеленгатора 1 через элемент задержки 31, формируя на выходе 1 триггера 32 сигналы считывания информации из СОЗУ 4₁.4_4k+2. Импульсы с выхода схемы ИЛИ 34 тактируют СОЗУ 4₁.4_4k+2. После подсчета (2k + 1) импульсов, поступающих от пеленгатора 1, на выходе счетчика 35 появляется импульс переполнения, который через счетчик 36 поступает на умножители частоты 40₁.40_2k, при этом умножитель 40₁ является умножителем на две, умножитель 40₂ на три.умножитель 40_2k на (2k + 1). После подсчета (2k + 1) импульсов от генератора тактовых импульсов 44 импульс переполнения с выхода счетчика 46 поступает через счетчик 47 на вторые входы сумматоров 39₁.39_2k+1, увеличивая их содержимое на единицу. В зависимости от состояния выхода счетчика 46 к выходной шине мультиплексора 41 коммутируется один из (2k + 1) входов. В результате на выходе мультиплексора 41 последовательно формируются коды адресов максимально разнесенных во времени замеров, что обеспечивает достижение наилучших точностных характеристик определения направляющих косинусов вектора скорости криволинейного движения объекта. Импульсы с выходов триггера 32 управляют работой мультиплексора 42, при этом импульс записи с выхода 2 триггера 32 подключает к выходу мультиплексора 42 сигнал с выхода счетчика 30. Дешифратор 48 управляет порядком считывания информации из регистров 4_1,1.4_4k+2,2k+1. Импульс с выхода счетчика 46 поступает на третий выход синхронизатора 2 и запускает БРСЛАУ 5, а также через элементы задержки 49 и 50 поступает на первый и второй входы триггера 51. Причем для элемента задержки 49 τ_зад^*= t_{БРАСЛАУ 5}, где t_{БРАСЛАУ 5} время расчета коэффициентов в блоке 5, для элемента задержки 50 τ_зад> τ_зад^*. Таким образом, на первом и втором выходах триггера 51 формируются управляющие сигналы 2₂ и 2₁соответственно для управления мультиплексором 10 канала медианного оценивания 6_1,i. На выходах ПЗУ 52 и 53 сформированы коды, пропорциональные значениям k и i соответственно, которые поступают на вход преобразователя 24_i.

Все блоки и элементы предложенного устройства пассивной локации движущегося объекта могут быть легко реализованы на базе типовых узлов вычислительной техники: счетчики на базе К155ИЕ5, регистры на базе К155ИР1; сумматоры на базе К155ИМ3, схема ИЛИ на базе К155ЛЕ1, триггеры на базе К155ТМ9 и т.д.

Таким образом, расширены функциональные возможности устройства за счет одновременного определения направляющих косинусов вектора скорости криволинейного движения объекта.

Формула изобретения

СИСТЕМА ПАССИВНОЙ ЛОКАЦИИ ДВИЖУЩЕГОСЯ ОБЪЕКТА, содержащая пеленгатор и синхронизатор, отличающаяся тем, что, с целью одновременного определения направления криволинейного движения объекта, введены блок формирования коэффициентов, буферное запоминающее устройство, блок решения систем линейных алгебраических уравнений, блок медианного оценивания, блок вычисления направляющих косинусов вектора скорости криволинейного движения объекта, при этом первый выход пеленгатора соединен с входом синхронизатора, второй выход пеленгатора соединен с входом блока формирования коэффициентов, выход которого соединен с первым входом буферного запоминающего устройства, выход которого соединен с первым входом блока решения систем линейных алгебраических уравнений, выход которого соединен с первым входом блока медианного оценивания, выход которого соединен с первым входом блока вычисления направляющих косинусов вектора скорости криволинейного движения объекта, выход которого является выходом системы пассивной локации, первый и третий выходы синхронизатора соединены соответственно с вторыми входами буферного запоминающего устройства и блока решения систем линейных алгебраических уравнений, второй выход синхронизатора соединен с вторым входом блока медианного оценивания и третьим входом блока вычисления направляющих косинусов вектора скорости криволинейного движения объекта, второй вход которого соединен с выходом буферного запоминающего устройства.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11, Рисунок 12, Рисунок 13