Устройство для последовательного опроса источников информации

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах, в которых необходимо опрашивать последовательно источники информации, готовые передать данные в опрашивающее их устройство с малым временем задержки. Изобретение упрощает устройство и повышает его быстродействие. Устройство для последовательного опроса источников информации содержит две группы из n триггеров (n - число запросов), три элемента И, две группы элементов И - ИЛИ. 2 ил.

Изобретение может быть использовано в вычислительной и дискретной технике, в частности в устройствах, в которых необходимо опрашивать последовательно источники информации, готовые передать данные в опрашивающее их устройство, с малым временем задержки на организацию их опроса.

Известно устройство последовательного опроса источников информации [1] (авт. св. N 570048, кл. G 06 F 1/04, 1975), содержащее для каждого источника информации элемент ИЛИ-НЕ, цепочку последовательно соединенных RS-триггеров и элементов НЕ по числу источников питания соединенных RS-триггеров и элементов НЕ по числу источников питания и дополнительный элемент НЕ и элементы ИЛИ-НЕ, причем вход каждого триггера соединен с выходом соответствующего элемента НЕ, вход которого подключен к выходу предыдущего триггера.

Недостатками этого устройства являются низкое быстродействие и малые функциональные возможности. Низкое быстродействие выражается в том, что время задержки от опроса i-го источника до опроса (i+1)-го всегда фиксировано и равно времени задержки двух логических элементов. Малые функциональные возможности выражаются в том, что в этом устройстве опрос источников происходит, во-первых, в течение строго ограниченного времени и не зависит от объема информации, которую необходимо передать от источника информации; во-вторых, в этом устройстве передача информации должна происходить строго последовательно: за передачей от i-го источника должна следовать передача от (i+1)-го источника. Если i-й источник не готов передавать информацию, то устройство будет ждать момента его готовности, хотя в это время, предположим, готов передавать (i+5)-й источник. Поэтому происходят большие потери на ожидание готовности очередного источника информации.

Известна система с поворотными циклами выборки шин [1] Система содержит блоки, связанные между собой, для передачи информации по общим шинам между любыми двумя блоками в течении асинхронно генерируемых циклов передачи информации. Устройства, присоединенные к общим шинам, устанавливают приоритет каждого из блоков. Каждый цикл передачи, за исключением последнего, сопровождается указанием, что цикл является последним. Последний цикл сопровождается указанием, что он последний. Схемы, связанные с устройством разрешения, вырабатывают для логики управления сигнал, указывающий, что запрашивается вторая информация.

Недостатками данного устройства являются низкое быстродействие и большая сложность, так как логика управления должна выработать информацию о запрашиваемой информации, а передаваемая информация содержать информацию, что она не последняя, если передается не последнее слово информации, и информацию, что она последняя, если передается последнее слово информации.

Известно устройство циклического приоритета [2] содержащее три группы из n триггеров (n число запросов), элемент ИЛИ, группу элементов И, кроме того, для каждого триггера первой группы триггеров, начиная со второго, элементы И-ИЛИ.

Недостатком этого устройства является большая сложность, так как для обслуживания одного источника используются три D-триггера, элемент И, элемент И-ИЛИ. Это устройство выбрано в качестве прототипа.

Задачей изобретения является упрощение.

Предлагается устройство последовательного опроса источников информации, содержащее две группы из n триггеров (n число запросов), три элемента И, первую группу элементов И-ИЛИ, i-й запросный вход (i 1, n) устройства соединен с D-входом i-го триггера первой группы, R-входы триггеров первой и второй групп соединены с установочным входом устройства, С-входы триггеров первой и второй групп соединены с тактовым входом устройства, прямой выход первого триггера первой группы соединен с первым входом первого элемента И, прямой выход j-го триггера второй группы (j 1, n-1) соединен с первым входом j-го элемента И-ИЛИ первой группы, второй и третий входы которого соединены с инверсным выходом (i+1)-го триггера первой группы, четвертый вход К-го (К 2, n-1) элемента И-ИЛИ первой группы соединен с выходом (К-1)-го элемента И-ИЛИ первой группы, отличающееся тем, что содержит вторую группу элементов И-ИЛИ, причем инверсный выход первого триггера первой группы соединен с первым входом второго элемента И, второй вход которого соединен с выходом третьего элемента И и с вторым входом первого элемента И, выход которого соединен с D-входом первого триггера второй группы. Инверсный выход j-го триггера второй группы соединен с j-м входом третьего элемента И, прямой выход j-го триггера второй группы соединен с первым входом j-го элемента И-ИЛИ второй группы, второй и третий входы которого соединены с прямым выходом (j+1)-го триггера первой группы. Четвертый вход К-го элемента И-ИЛИ второй группы соединен с выходом (К-1)-го элемента И-ИЛИ первой группы. Четвертый вход первого элемента И-ИЛИ второй группы соединен с выходом второго элемента И и с четвертым входом первого элемента И-ИЛИ первой группы, прямой выход i-го триггера второй группы является i-м выходом устройства. Выход j-го элемента И-ИЛИ второй группы соединены с D-входом (j+1)-го триггера второй группы.

Применение для каждого источника дополнительного элемента И-ИЛИ, а также применение вместо двухвходового многовходового элемента И позволило для обслуживания каждого источника уменьшить количество оборудования на один триггер, сохранив максимальное быстродействие.

На фиг. 1 изображена схема устройства; на фиг.2 временная диаграмма его работы.

Устройство для последовательного опроса источников информации, содержащее две группы из n триггеров (первая группа с 1/1 по 1/n и вторая группа с 2/1 по 2/n), где n число запросов. Устройство также содержит три элемента И 3, 4, 5 и первую группу элементов И-ИЛИ 6/1-6/j, причем i-й запросный вход (i 1, 2, n) устройства соединен с D-входом i-го триггера первой группы (запросные входы 7/1-7/n). Входы R триггеров первой группы 1/1-1/n и второй группы 2/1-2/n соединены с установочным входом 8 устройства, а С-входы триггеров первой и второй групп соединены с тактовым входом 9 устройства. Прямой выход первого триггера 1/1 первой группы соединен с первым входом первого элемента И 3, прямой выход j-го триггера второй группы (j 1, 2, n-1) соединен с первым входом j-го элемента И-ИЛИ первой группы, второй и третий входы которого соединены с инверсным выходом (j+1)-го триггера первой группы. Четвертый вход К-го (К 2, n-1) элемента И-ИЛИ первой группы соединен с выходом (К-1)-го элемента И-ИЛИ первой группы. Устройство также содержит вторую группу элементов И-ИЛИ 10/1-10/j. Инверсный выход первого триггера 1/1 первой группы соединен с первым входом второго элемента И 4, второй вход которого соединен с выходом третьего элемента И 5 и с вторым входом первого элемента И 3, выход которого соединен с D-входом первого триггера 2/1 второй группы. Инверсный выход j-го триггера второй группы соединен с j-м входом третьего элемента И 5. Прямой выход j-го триггера второй группы соединен с первым входом j-го элемента И-ИЛИ второй группы, второй и третий входы которого соединены с прямым выходом (j+1)-го триггера первой группы. Четвертый вход К-го элемента И-ИЛИ второй группы соединен с выходом (К-1)-го элемента И-ИЛИ первой группы. Четвертый вход первого элемента И-ИЛИ 10/1 второй группы соединен с выходом второго элемента И 4 и с четвертым входом первого элемента И-ИЛИ первой группы 6/1. Прямой выход i-го триггера второй группы является i-м выходом устройства. Выход j-го элемента И-ИЛИ второй группы соединен с D-входом (j+1)-го триггера второй группы.

Наличие элемента 6/j в схеме не обязательно. С этого элемента может сниматься сигнал, который свидетельствует, что прошел опрос готовности всех источников, готовых выдавать информацию.

Устройство работает следующим образом. При включении питания момент Т0 на входе 8 начальной установки имеется низкий потенциал, который устанавливает триггеры 2/1-2/n, 1/1-1/n в нулевое состояние. Если на входы 7/1-7/n, характеризующие готовность источников, приходит низкий потенциал, например, в момент Т1, который говорит, что не один из источников информации не готов выдавать информацию, то высокий потенциал с выхода элемента И 5 пройдет последовательно элементы И 3, И-ИЛИ 6/1-6/j (так как все триггеры в "0"), и на входах упомянутых элементов будут высокие потенциалы.

В момент Т2 на тактовый вход 9 приходит первый положительный импульс, который состояние триггеров не изменит. Если в момент Т4 два источника, например, второй и (n-1)-й, выставили по выводам 7/2 и 7/n-1 высокий потенциал (информация в них готова к передаче), то при приходе на вход 9 в момент Т5 второго положительного импульса устанавливаются в "1" триггеры 1/2 и 1/n-1. Все триггеры схемы устанавливаются по переднему фронту положительного сигнала на входе С. Приход третьего импульса на вход 9 в момент Т7 вызовет установку в "1" триггера 2/2, передний фронт положительного сигнала с выхода которого является сигналом опроса источника, и источник начинает выдавать или принимать информацию. Четвертый импульс на входе 9 в момент Т10 вызовет установку в "1" триггера 2/n-1 и в "0" триггера 1/2, так как на входе 7/2 c момента Т9 низкий потенциал.

Передний фронт положительного импульса на выходе 11/n-1 триггера 2/n-1 является сигналом опроса источника n-1, который начинает передавать или принимать информацию. В момент Т12 после окончания обмена информацией источником n-1 он снимает сигнал готовности на входе 7/n-1. Пятый импульс на входе 9 в момент Т13 устанавливает в "0" триггеры 2/2 и 1/n-1. Шестой импульс на входе 9 в момент Т15 устанавливает в "0" триггер 2/n-1, на выходе элемента И 5 появляется высокий потенциал, так как на всех входах этого элемента действуют высокие потенциалы, и схема приходит в первоначальное состояние. Приход сигнала готовности с любых источников информации вызовет последовательный опрос этих источников. Период импульсов на входе 9 должен быть не менее n , где задержка срабатывания одного элемента.

Предложенное построение устройства, а именно выдача сигналов опроса прямо с выхода триггеров 2/1-2/n, передача сигнала опроса с использованием задержки на неготовый источник, равной только задержке одного логического элемента, позволило сократить количество оборудования для опроса каждого следующего источника до двух триггеров и двух элементов И-ИЛИ, а также увеличить быстродействие, так как сигнал опроса вырабатывается непосредственно с выходов первых триггеров и при последовательном опросе n источников это время уменьшается на n , где задержка срабатывания одного элемента. Кроме того, если очередной источник не готов передавать информацию (в прототипе ждут, пока он не будет готов), предложенное устройство анализирует, готов ли передавать информацию следующий источник, а время, затрачиваемое на анализ готовности очередного источника, равно (в прототипе более 2 ), т. е. быстродействие повышается более, чем в 2 раза.

Формула изобретения

УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ОПРОСА ИСТОЧНИКОВ ИНФОРМАЦИИ, содержащее две группы из n триггеров (n-число запросов), три элемента И, первую группу элементов И-ИЛИ, i-й запросный вход (i=1,...n) устройства соединен с D-входом i-го триггера первой группы, R-выходы триггеров первой и второй групп соединены с установочным входом устройства, C-входы триггеров первой и второй групп соединены с тактовым входом устройства, прямой выход первого триггера первой группы соединен с первым входом первого элемента И, прямой выход j-го триггера второй группы (j=1 ...n-1) соединен с первым входом j-го элемента И-ИЛИ первой группы, второй и третий входы которого соединены с инверсным выходом (j+1)-го триггера первой группы, четвертый вход K-го (K=2... n-1) элемента И-ИЛИ первой группы соединен с выходом (K-1)-го элемента И-ИЛИ первой группы, отличающееся тем, что оно содержит вторую группу элементов И-ИЛИ, причем инверсный выход первого триггера первой группы соединен с первым входом второго элемента И, второй вход которого соединен с выходом третьего элемента И и вторым входом первого элемента И, выход которого соединен с D-входом первого триггера второй группы, инверсный выход j-го триггера второй группы соединен с j-м входом третьего элемента И, прямой выход j-го триггера второй группы соединен с первым входом j-го элемента И-ИЛИ второй группы, второй и третий входы которого соединены с прямым выходом (j+1)-го триггера первой группы, четвертый вход K-го элемента И-ИЛИ второй группы соединен с выходом (K-1)-го элемента И-ИЛИ первой группы, четвертый вход первого элемента И-ИЛИ второй группы соединен с выходом второго элемента И и с четвертым входом первого элемента И-ИЛИ первой группы, прямой выход j-го триггера второй группы является j-м выходом устройства, выход j-го элемента И-ИЛИ второй группы соединен с D-входом (j+1)-го триггера второй группы.

РИСУНКИ

Рисунок 1, Рисунок 2



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных вычислительных системах с общей многомодульной памятью расширить функциональные возможности путем изменения адреса основного модуля памяти на адрес резервного при отказе основного модуля

Изобретение относится к вычислительной технике, в частности к устройствам для управления очередностью обслуживания в условиях поступления множества запросов на обслуживание, и может быть использовано при построении различных устройств автоматики и информационно-измерительной техники

Изобретение относится к вычислительной технике и может быть использовано при отладке программ специализированных вычислительных систем реального времени

Изобретение относится к вычислительной технике, в частности предназначено для распределения заданий в вычислительной системе

Изобретение относится к вычислительной технике и может быть использовано в устройствах приоритетного обслуживания запросов

Изобретение относится к средствам контроля, управления и сигнализации сложных технических систем, в частности летательных аппаратов, и может быть использовано для повышения качества, надежности и безопасности их функционирования

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, в гибких производственных системах, выполненных на базе микроЭВМ и микропроцессоров

Изобретение относится к автоматике и вычислительной технике и может быть использовано в высокопроизводительных многопроцессорных и многомашинных системах

Изобретение относится к вычислительной технике и может быть использовано в распределенных системах для подключения нескольких активных источников к общей магистрали

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах и локальных вычислительных сетях для управления доступом к общей магистрали

Изобретение относится к автоматике и вычислительной технике, а точнее к приоритетной обработке данных, и предназначено для использования в мультипроцессорных системах, в локальных сетях и в системах распределенного управления

Изобретение относится к вычислительной технике и может быть использовано для организации доступа к коллективно используемому ресурсу

Изобретение относится к вычислительной технике и может быть использовано для организации межмашинного обмена в распределенных вычислительных комплексах и сетях ЭВМ

Изобретение относится к вычислительной технике и предназначено для использования в локальных вычислительных сетях с шинной топологией для управления передачей пакетов данных через общий канал

Изобретение относится к способам управления перегрузкой сообщениями элементарной программы в электронной системе коммутации

Изобретение относится к области вычислительной техники и может быть применено в системах обмена данными

Изобретение относится к отвечающей системе, то есть способной к работе в реальном масштабе времени и толерантной к ошибкам системе для обработки сигналов, с множеством блоков обработки данных, которые соединены друг с другом через блоки передачи данных

Изобретение относится к вычислительной технике и может найти применение в отказоустойчивых многопроцессорных системах для перераспределения нагрузки между процессорами во время отказов

Изобретение относится к вычислительной технике и может быть использовано в устройствах последовательно-параллельного обслуживания запросов абонентов с переменным распределением потоков информации по линиям связи

Изобретение относится к вычислительной технике и может быть использовано в устройствах, в которых необходимо опрашивать последовательно источники информации, готовые передать данные в опрашивающее их устройство с малым временем задержки

Наверх