Многоуровневый статистический анализатор длительности выбросов и провалов напряжения

 

Изобретение относится к информационно-измерительной технике и предназначено для одновременного получения пары вероятностных характеристик, представляющих двумерную гистограмму длительности превышения выбросами и провалами различной длительности различных уровней анализа. Цель изобретения - расширение класса решаемых задач за счет анализа длительности выбросов и провалов напряжения за различные уровни анализа. Анализатор содержит формирователи импульсов, блоки памяти, счетчики, генератор прямоугольных импульсов, ключ, триггеры, элементы И-НЕ, элементы И, дешифратор, компаратор двухпозиционный переключатель, элементы ИЛИ, НЕ и аналого-цифровой преобразователь. 7 ил.

Изобретение относится к информационно-измерительной и вычислительной технике, предназначенной для одновременного получения пары вероятностных характеристик, представляющих собой двумерную гистограмму длительности превышения выбросами различной длительности различных уровней анализа и двумерной гистограммы длительности превышения провалами различной длительности различных уровней анализа и может быть использовано в электроэнергетике для контроля качества электроэнергии в промышленных электрических сетях и оценки его влияния на различное электрооборудование.

Известен анализатор длительности выбросов случайных процессов, содержащий пороговый элемент, элемент И и ИЛИ, формирователь импульсов, регистр сдвига, генератор импульсов, элементы задержки, группу счетчиков, группу элементов памяти.

Недостатками анализатора являются его узкие функциональные возможности он предназначен для получения одномерной гистограммы длительности выбросов напряжения выше одного уровня анализа.

Известен анализатор длительности выбросов случайных процессов, содержащий блок пороговых элементов, шифратор, регистры, генератор импульсов, счетчик импульсов, блок синхронизации, блок памяти, сумматор, вычитатель, элемент НЕ, блок дифференцирования.

Недостатком анализатора является его низкая помехоустойчивость (из-за наличия в его схеме дифференциатора и блока синхронизации емкостно-импульсного типа).

Известен многоуровневый статистический анализатор длительности выбросов и провалов напряжения, содержащий выпрямительный элемент, формирователь модуля, нуль-орган, компараторы, оперативные запоминающие устройства, цифровой компаратор, элемент И, элемент НЕ, триггер, дешифратор, регистр.

Недостатками анализатора являются его значительная громоздкость, сложность и низкая надежность схемы (из-за большого количества счетчиков и компараторов), а также узкий диапазон измерения длительности выбросов и провалов напряжения.

Наиболее близким решением к предлагаемому является статистический анализатор колебаний частоты и фазы напряжения, содержащий блок памяти, первый и второй двоичный счетчики, распределитель импульсов, цифровой компаратор, первый-пятый формирователи, двоично-десятичный счетчик, первый, второй, и третий триггеры, первый -- седьмой элементы И-НЕ, элемент И, двухпозиционный переключатель, генератор прямоугольных импульсов.

Недостатком анализатора являются его узкие функциональные возможности, не позволяющие проводить анализ длительности выбросов и провалов напряжения за различные уровни анализа.

Техническая задача, решаемая изобретением расширение класса решаемых задач за счет анализа длительности выбросов и провалов напряжения за различные уровни анализа.

Указанная техническая задача решается тем, что в статистический анализатор колебания частоты и фазы напряжения, содержащий первый блок памяти, три счетчика, генератор прямоугольных импульсов, ключ, три триггера, семь элементов И-НЕ, первый элемент И, пять формирователей импульсов, дешифратор и компаратор, выход которого соединен с первым входом первого элемента И-НЕ, выход которого подключен к нулевому входу первого триггера, выход первого счетчика соединен с адресным входом первого блока памяти, выход которого подключен к информационному входу второго счетчика, выход которого соединен с информационным входом первого блока памяти, вход управления записью которого и вход управления записью второго счетчика подключены соответственно к первому и второму выходам дешифратора, третий выход которого соединен с единичным входом второго триггера, выход второго элемента И-НЕ соединен с первым входом первого элемента И, дополнительно введен двоичный счетчик, двухпозиционный переключатель, три триггера, два элемента И, три токозадающих резистора, два элемента ИЛИ, второй блок памяти, три элемента НЕ, аналого-цифровой преобразователь, вход которого является информационным входом анализатора, а выход готовности соединен со входом первого формирователя импульсов, прямой выход которого через второй формирователь импульсов подключен к инверсному входу третьего триггера, к счетному входу третьего счетчика и ко входу третьего формирователя импульсов, выход переноса третьего счетчика соединен со входом четвертого формирователя импульсов, выходы третьего и четвертого формирователей импульсов подключены к первым входам соответственно второго и третьего элементов И-НЕ, выход третьего элемента И-НЕ соединен со вторым входом первого элемента И, выход которого подключен к прямым входам первого, четвертого, пятого и шестого триггеров, прямой выход которого соединен с первым входом второго элемента И, выход которого соединен с счетным входом первого счетчика, выход переноса которого через пятый формирователь импульсов соединен с инверсным входом четвертого триггера, прямой выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с четвертым входом дешифратора, а выход подключен к прямому входу пятого триггера, прямой выход которого соединен со вторым входом четвертого элемента И-НЕ, выход которого подключен к обнуляющему входу четвертого счетчика, счетный вход которого соединен с выходом генератора прямоугольных импульсов, а выход подключен ко входу дешифратора, пятый выход которого через первый элемент НЕ соединен со вторым входом второго элемента И, выход первого счетчика подключен к первой группе разрядов адресного входа второго блока памяти и к первому входу компаратора, второй вход которого соединен с информационным входом аналого-цифрового преобразователя и с разрядным входом второго элемента ИЛИ, выход которого и прямой выход первого триггера И пятого элемента И-НЕ, третьи выходы которых подключены к прямому выходу третьего триггера, прямой вход которого через первый токозадающий резисторы соединен с шиной питания и через ключ с шиной нулевого потенциала, шина питания через второй и третий токозадающие резисторы подключена ко вторым входам второго и третьего элементов И-НЕ, соединенным через двухпозиционный переключатель с шиной нулевого потенциала, шестой выход дешифратора соединен с инверсным входом второго триггера, инверсный выход которого подключен ко второму входу первого элемента И-НЕ, выход первого блока памяти соединен со входами шестого элемента И-НЕ, выход которого подключен к первому входу седьмого элемента И-НЕ и четвертому входу третьего элемента И, выход которого соединен со входом записи второго блока памяти, седьмой выход дешифратора через второй элемент НЕ соединен со вторым входом седьмого элемента И-НЕ, выход которого подключен к счетному входу второго счетчика, вход обнуления которого соединен с выходом пятого элемента И-НЕ, а выход подключен ко второй группе разрядов адресного входа второго блока памяти, старший разряд адресного входа которого соединен со старшим разрядом информационного выхода аналого-цифрового преобразователя, седьмой выход дешифратора подключен через третий элемент НЕ ко второму входу седьмого элемента И-НЕ.

Существенные отличия предлагаемого технического решения новая структура устройства, обеспечивающая реализацию нового эффективного алгоритма обработки информации и использование в схеме анализатора новых элементов и связей между ними.

Эти существенные отличия обеспечивают достижение положительного эффекта, а именно расширение класса решаемых задач за счет измерения длительности выбросов и провалов напряжения за различные уровни анализа.

На фиг. 1 представлена схема анализатора; на фиг. 2, 3, 4, 5 графики изменения напряжения на элементах устройства; на фиг. 6, 7 примеры заполнения блока памяти анализатора при воздействии на его вход напряжения с определенной характеристикой.

Схема анализатора содержит аналого-цифровой преобразователь 1, вход которого является входом анализатора, а выход готовности соединен с прямым входом формирователя импульсов 2, прямой выход которого соединен с входом формирователя импульсов 3, прямой выход которого соединен с входом суммирования счетчика 4, с прямым входом формирователя импульсов 6, информационный выход аналого-цифрового преобразователя 1 соединен с вторым входом цифрового компаратора 7 и с входом элемента ИЛИ 8, выход которого соединен с первым входом элемента И 9 и с первым входом элемента И-НЕ 10, выход переноса счетчика 11 соединен с прямым входом запуска формирователя импульсов 12, инверсный выход которого соединен с инверсным входом формирователя 12 и с инверсным входом триггера 14, прямой выход которого связан с первым входом элемента И 15, выход которого связан с входом суммирования счетчика 11, первый вывод кнопки установки нуля 16 соединен с общей шиной, а второй вывод кнопки установки нуля 16 соединен (через токозадающий резистор 17) с источником питания и с информационным входом триггера 6, прямой выход которого соединен с третьим входом элемента И-НЕ 10 и с третьим входом элемента И 9, прямой выход формирователя импульсов 18 соединен с выходом переноса счетчика 4, а выход соединен с первым входом элемента И-НЕ 19, второй вход которого соединен (через токозадающий резистор 20) с источником питания и с первым выводом переключателя 21, второй вывод которого соединен с общей шиной, а третий вывод соединен (через токозадающий резистор 22) с источником питания и с входом элемента И-НЕ, второй вход которого соединен с прямым выходом формирователя 5, а выход соединен с первым входом элемента И 24, второй вход которого соединен с выходом элемента И- НЕ 19, а выход соединен с прямыми входами триггеров 13, 14, 25, 26 и с первым входом установки нуля двоичного счетчика 28, вход суммирования которого соединен с выходом генератора прямоугольных импульсов 29, а информационные выходы подключены к входам дешифратора 30, прямой выход которого соединен (через элемент НЕ 31) с вторым входом второго элемента И 15, третий выход дешифратор 30 соединен с инверсным входом триггера 32, второй выход дешифратора 30 соединен с входом записи счетчика 33, шестой выход дешифратора 30 соединен с прямым входом шестого триггера 32, седьмой выход дешифратора 30 соединен (через элемент НЕ 34) со вторым входом элемента И-НЕ 35, первый выход дешифратора 30 соединен с входом записи блока памяти 36, восьмой выход дешифратора 30 соединен (через элемент НЕ 37) с пятым входом элемента И 9, четвертый выход дешифратора 30 соединен со вторым входом элемента ИЛИ 38, первый вход которого соединен с прямым выходом триггера 13, а выход соединен с инверсным входом триггера 26, прямой выход которого соединен с вторым входом элемента И-НЕ 27, выход которого соединен с входом установки нуля двоичного счетчика 28, выход блока памяти 36 соединен с информационными входами счетчика 33 и входами элемента И-НЕ 39, выход которого соединен с четвертым входом элемента И 9 и вторым входом элемента И-НЕ 35, выход которого соединен с входом суммирования счетчика 33, информационные выходы которого соединены с информационными входами блока памяти 36, выход числового компаратора 7 соединен с первым входом элемента И-НЕ 40, второй вход которого соединен с инверсным выходом триггера 32, а выход соединен с инверсным входом триггера 25, прямой выход которого соединен со вторым входом первого элемента И 9 и со вторым входом элемента И-НЕ 10, выход которого соединен с входом установки нуля счетчика 33, выход элемента И 9 соединен с входом суммирования блока памяти 41.

Анализатор выполнен 2 x n x m-канальным, где n число уровней анализа амплитуды выбросов и провалов напряжения, а m число уровней анализа их длительностей. Для обмена информацией между блоком памяти 3б и счетчиком 33 организована групповая связь, имеющая k двоичных разрядов, счетчик 11 и компаратор 7 s-разрядными; причем k log₂m, s log n₂. При дальнейшем рассмотрении алгоритма работы устройства в качестве примера описан 256-канальный анализатор, имеющий k 3, s 4 и элемент И-НЕ 38 принимается трехвходовым.

Перед началом эксплуатации анализатора следует выбрать режим его работы, задаваемый положением переключателя 21. При замыкании второго входа элемента И-НЕ 23 с шиной нуля будет происходить анализ коротких по длительности выбросов и провалов напряжения, а при замыкании второго входа элемента И-НЕ 19 на нулевую шину будет происходить анализ положительных по длительности выбросов и провалов напряжения.

Далее необходимо установить в исходное состояние элементы устройства и обнулить содержимое блока памяти 36. Далее этот процесс будет описан более подробно.

При нажатии на кнопку установки нуля 16 в момент времени t_o на информационном D-входе триггера 6 появляется потенциал низкого уровня.

Далее в момент времени t₁, на выходе готовности аналого-цифрового преобразователя 1 (фиг. 2) появляется короткий положительный импульс напряжения, по переднему фронту которого происходит запуск формирователя 2.

В момент времени t₂ по заднему фронту импульса формирователя 2 происходит запуск формирователя 3 с задержкой времени относительно импульса напряжения с выхода готовности аналого-цифрового преобразователя 1.

По переднему фронту положительного импульса напряжения с выхода формирователя 3 на прямом выходе триггера 6 появляется сигнал низкого уровня, который поступает на третий вход элемента И 9 и на третий вход элемента И-НЕ 10. Вследствие этого элемент И 9 блокируется и на его выходе присутствует низкий потенциал напряжения, а на выходе элемента И-НЕ 10 появляется положительный импульс напряжения, по переднему фронту которого происходит принудительная установка в нуль счетчика 33; кроме того, по переднему фронту положительного импульса напряжения происходит запуск формирователя 5, в результате чего на его прямом выходе появляется положительный импульс напряжения, который поступает (инвертируясь через элемент И-НЕ 23 и элемент И 24) на входы установки единицы триггеров 13, 24, 25, 26 и первый вход элемента И-НЕ 27. В результате происходит установка в единичное состояние вышеперечисленных триггеров. Кроме того, одновременно переходом в единичное состояние триггера 26 и появлением на его прямом выходе положительного фронта напряжения, который поступает на вход элемента И- НЕ 27, на первый вход элемента И-НЕ 27 поступает отрицательный импульс напряжения с выхода элемента И 24. В результате на выходе элемента И-НЕ 27 появляется импульс напряжения, по переднему фронту которого происходит установка счетчика 28 в нулевое состояние, после чего по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 счетчик 28 начинает заполняться.

Далее в момент времени t₃ по переднему фронту очередного импульса генератора прямоугольных импульсов 29 (частота которых равна 50 кГц) содержимое счетчика 28 увеличивается на единицу и становится равным 0001. Этот код поступает с выходов счетчика 28 на информационный вход дешифратора 30, в результате чего на пятом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает (инвертируясь через элемент НЕ 31) на второй вход элемента И 15, в то время как к первому входу этого элемента с прямого выхода триггера 14 приложен единичный потенциал напряжения. В результате на выходе элемента И 15 появляется положительный импульс напряжения, по переднему фронту которого происходит увеличение на единицу содержимого счетчика 11, которое становится равным 0000 (поскольку перед этим оно равнялось 1111 см. описание ниже).

Далее в момент времени t₄ по переднему фронту очередного импульса генератора прямоугольных импульсов 29 содержимое счетчика 28 увеличивается на единицу и становится равным OIII. В результате на первом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает на вход записи блока памяти 36. При этом к информационному входу блока памяти 36 приложен нулевой код 0000 с выходов счетчика 33, вследствие чего по переднему фронту отрицательного импульса с первого выхода дешифратора 30 происходит запись нулевых значений в блок памяти 36 по адресу 0000, сформированному счетчиком 11.

Далее описанная выше процедура на интервале времени t₁-t₄ повторяется четырнадцать раз, пока содержимое счетчика 11 не станет равным 111, при этом происходит последовательное обнуление байтов памяти блока памяти 36 по текущим адресам, формируемым счетчиком 11.

Далее в момент времени t₅ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 содержимое счетчика 28 увеличивается на единицу и становится равным 0001. В результате на пятом выходе дешифратора 30 появляется отрицательный импульс напряжения, который (инвертируясь через элемент НЕ 31) проходит через элемент И 15, поступает на вход суммирования счетчика 11. По переднему фронту этого импульса происходит увеличение на единицу содержимого счетчика 11, которое становится равным 1111, а по заднему фронту этого импульса в момент времени t₆ на выходе переполнения счетчика 11 появляется положительный импульс напряжения, который поступает на прямой вход формирователя 12. Вследствие этого по переднему фронту положительного импульса с выхода переполнения счетчика 11 происходит запуск формирователя 12 и на его инверсном выходе появляется отрицательный импульс напряжения, который поступает на инверсные входы триггеров 13 и 14, в результате чего они переходят в нулевое состояние. Далее потенциал низкого уровня поступает с выхода триггера 14 на первый вход элемента И 15, в результате чего этот элемент блокируется и не пропускает последующие сигналы с пятого выхода дешифратора 30.

Далее в момент времени t₇ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 происходит увеличение на единицу содержимого двоичного счетчика 28, которое становится равным 1000. В результате на первом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает на вход записи блока памяти 36 и по переднему фронту которого происходит запись нулевых значений в байт памяти блока памяти 36 по адресу 1111.

Далее в момент времени t₈ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 происходит увеличение содержимого счетчика 28, которое становится равным 1010. В результате на четвертом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает на второй вход элемента ИЛИ 38, на первый вход которого поступает низкий потенциал с выхода триггера 13. Вследствие этого на выходе элемента ИЛИ 38 появляется отрицательный импульс напряжения, который поступает на инверсный вход триггера 26, в результате чего триггер 26 обнуляется и на его прямом выходе появляется потенциал низкого уровня, который поступает на второй вход элемента И 27. В результате эле- мент И 27 блокируется и на его выходе появляется потенциал высокого уровня, который поступает на вход установки нуля счетчика 28 и устанавливает его в нулевое состояние.

При отпускании кнопки 16 в момент времени t₉ к информационному входу триггера 6 прикладывается единичный потенциал. По переднему фронту очередного импульса с выхода формирователя 3 на прямом выходе триггера 6 появляется высокий потенциал, который поступает на третьи входы элементов И 9 и И-НЕ 10. В результате разблокируется элемент И 9 и элемент И 10. На выходе элемента И-НЕ 10 появляется потенциал низкого уровня, который снимает высокий потенциал с входа установки нуля счетчика 33.

На этом процесс подготовки к работе анализатора заканчивается.

Далее описана ситуация, соответствующая поступлению на вход анализатора выброса напряжения прямоугольной формы с амплитудой, превышающей семь уровней анализа амплитуды, и длительностью, превышающей восемь уровней анализа длительности. Положение переключателя 21, указанное на фиг. 1, соответствует анализу коротких по продолжительности выбросов и провалов напряжения.

При воздействии описанного выше выброса напряжения на вход анализатора в момент времени t₁₀, на информационном выходе аналого-цифрового преобразователя 1 появляется новый код, соответствующий текущему значению выброса напряжения, равный 0111.

Далее в момент времени t₁₁ на выходе готовности аналого-цифрового преобразователя 1 появляется положительный импульс напряжения, по переднему фронту которого происходит запуск формирователя 2. Импульс напряжения с прямого выхода формирователя 2 поступает на инверсный вход формирователя 3.

В результате в момент времени t₁₂ по заднему фронту импульса первого формирователя 2 происходит запуск формирователя 3 с задержкой времени относительно импульса напряжения с выхода готовности аналого-цифрового преобразователя 1. По переднему фронту импульса с прямого выхода формирователя 3 происходит запуск формирователя 5 и увеличение на единицу содержимого счетчика 4. При этом переключатель 21 находится в положении, соответствующем замкнутому первому и второму выводу, и, следовательно, на второй вход элемента И-НЕ 19 поступает потенциал низкого уровня, который блокирует И-НЕ 19, что соответствует анализу коротких выбросов и провалов напряжения. Далее импульс напряжения с прямого выхода формирователя 5 поступает на первый вход элемента И-НЕ 23, в то время как на второй вход элемента И-НЕ 23 поступает потенциал высокого уровня. В результате на выходе элемента И-НЕ 23 появляется отрицательный импульс напряжения, который поступает на первый вход элемента И 24, на второй вход которого поступает потенциал высокого уровня с выхода элемента И-НЕ 19. Вследствие этого на выходе элемента И 24 появляется отрицательный импульс напряжения, по переднему фронту этого импульса происходит установка в единичное состояние триггеров 13, 14, 25, 26. Кроме того, одновременно с переходом в единичное состояние триггера 26 и появлением на его прямом выходе положительного фронта напряжения, который поступает на второй вход элемента И-НЕ 27, на первый вход элемента И-НЕ 27 поступает отрицательный импульс напряжения с выхода элемента И 24. В результате на выходе элемента И-НЕ 27 появляется положительный импульс напряжения, который поступает на вход установки нуля счетчика 28. По окончании импульса с выхода элемента И-НЕ 27 счетчик 28 переходит в рабочее состояние и по переднему фронту импульса напряжения с выхода генератора прямоугольных импульсов 29 происходит увеличение содержимого счетчика 28.

Далее в момент времени t₁₃ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29, содержимое счетчика 28 становится равным 00110. В результате на пятом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает (через элемент ГН 31 и элемент И 15) на суммирующий вход счетчика 11 и по переднему фронту которого происходит увеличение содержимого счетчика 11. В результате содержимое счетчика 11 становится равным 0000.

Далее в момент времени t₁₄ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29, на третьем выходе дешифратора 30 появляется отрицательный импульс, напряжения по переднему фронту которого происходит установка в нулевое состояние шестого триггера 32.

Далее потенциал высокого уровня с инверсного выхода триггера 32 разблокирует элемент И-НЕ 40 и сигнал с выхода компаратора 7 поступает (инвертируясь через элемент И-НЕ 40) на инверсный вход триггера 25, однако установки в нуль этого триггера не следует, поскольку число, поступающее на второй вход компаратора 7 (равно 0111), больше числа, поступающего на первый вход компаратора 7 (равного 0000), вследствие чего на выходе А < В компаратора 7 имеется потенциал низкого уровня. В момент времени t₁₃ при срабатывании счетчика 11 происходит смена кодов на первом входе компаратора 7, вследствие чего возможно ложное срабатывание компаратора 7 и проявление на его выходах импульсов напряжения, которые могут привести к ложному срабатыванию триггера 25 и дальнейшей неверной работе анализатора. Для избежания описанной выше ситуации служит триггер 32, который блокирует сигналы с выхода компаратора 7 при срабатывании счетчика 11.

Кроме того, в момент времени t₁₂ при установке в единичное состояние триггера 25, на выходе компаратора 7 имеется потенциал высокого уровня, поскольку на первый вход компаратора 7 в это время приложен минимально возможный код, равный 0000. Высокий потенциал с выхода компаратора 7 необходимо в этот момент времени блокировать, поскольку эта ситуация в случае отсутствия блокировки приводит к ложному срабатыванию триггера 25.

Далее в момент времени t₁₅ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов напряжения 29 на втором выходе дешифратора 30 появляется отрицательный импульс напряжения, по переднему фронту которого происходит запись содержимого первого байта блока памяти 36 в счетчик 33.

Далее в момент времени t₁₆ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29, на шестом выходе дешифратора 30 появляется отрицательный импульс напряжения, по переднему фронту которого происходит установка в единичное состояние триггера 32, вследствие чего блокируется элемент И-НЕ 40.

Далее в момент времени t₁₇ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29, на седьмом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает (инвертируясь через элемент НЕ 34) на второй вход элемента И-НЕ 35, на первый вход которого поступает высокий потенциал напряжения с выхода элемента И-НЕ 38, поскольку с выхода блока памяти 36 на входы элемента И-НЕ 39 поступает код, равный 0000. В результате на выходе элемента И-НЕ 35 появляется короткий отрицательный импульс напряжения, по переднему фронту которого происходит увеличение на единицу содержимого счетчика 33. В результате на выходе счетчика 33 появляется код, равный 0001, который поступает на младшие адресные разряды блока памяти 41 и информационные входы блока памяти 36.

Далее в момент времени t₁₈ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 на первом выходе дешифратора 30 появляется отрицательный импульс напряжения, по переднему фронту которого происходит запись содержимого счетчика 33 по адресу 0000.

Далее в момент времени t₁₉ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 на восьмом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает через элемент НЕ 37 и элемент И 9 на суммирующий вход блока памяти 41. Вследствие этого содержимое блока памяти 41 по адресу 00000001 увеличивается на единицу и становится равным 000001.

Далее цикл, описанный выше на интервале времени t₁₃-t₁₉ повторяется семь раз, при этом в следующие шесть байтов блока памяти 36 последовательно записывается код, равный 0001, и соответственно происходит последовательное увеличение на единицу содержимого блока памяти 41 с адреса 000100001 по адрес 01110001.

Далее в момент времени t₂₀ по переднему фронту очередного импульса напряжения генератора проямоугольных импульсов 29 на пятом выходе дешифратора 30 появляется отрицательный импульс напряжения, который через элемент НЕ 31 и элемент И 15 поступает на суммирующий вход счетчика 11. По переднему фронту импульса напряжения с выхода элемента И 15 происходит увеличение на единицу содержимого счетчика 11, которое становится равным 1000. Этот код поступает на первый вход компаратора 7. Таким образом, на второй вход компаратора 7 поступает код, равный 0111, а на первый вход компаратора 7 поступает код, равный 1000. Поскольку число, которое поступает на второй вход компаратора 7, меньше числа, код которого поступает на первый вход компаратора 7, то на выходе А < В компаратора 7 появляется положительный импульс напряжения, который поступает на первый вход элемента И- НЕ 40.

Далее в момент времени t₂₁ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29, на третьем выходе дешифратора 30 появляется отрицательный импульс напряжения, по переднему фронту которого происходит установка в нулевое состояние триггера 32, в результате чего выход элемента И- НЕ разблокируется и потенциал высокого уровня с выхода компаратора 7 поступает на инверсный вход триггера 25. В результате на прямом выходе триггера 25 появляется потенциал низкого уровня, который поступает на вторые входы элемента И 9 и элемента И-НЕ 10. Вследствие этого выход элемента блокируется, а на выходе элемента И-НЕ 10 появляется импульс напряжения, по переднему фронту которого происходит установка в нулевое состояние счетчика 33.

Далее в момент времени t₂₂ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 на втором выходе дешифратора 30 появляется отрицательный импульс напряжения, по переднему фронту которого происходит запись нулевых значений в блок памяти 36 по адресу 1000.

Далее протекает процесс, аналогичный процессу обнуления блока памяти 36 и блока памяти 41 при подготовке к работе анализатора, т.е. после каждой смены кода на выходе счетчика 11, по переднему фронту импульса с первого выхода дешифратора 30 происходит запись нулей в следующий байт блока памяти 36, при этом накопления информации в блоке памяти 41 не происходит, поскольку выход элемента И 9 блокирован и имеет потенциал низкого уровня. Таким образом, с адреса 1000 по адрес 1110 в блок памяти 36 записываются нули.

Далее в момент времени t₂₃ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29, на пятом выходе дешифратора 30 появляется отрицательный импульс напряжения, по переднему фронту которого происходит увеличение содержимого счетчика 11, которое становится равным 1111.

Далее в момент времени t₂₄ по заднему фронту импульса напряжения с пятого выхода дешифратора 30 на выходе переполнения счетчика 11 появляется положительный импульс напряжения, по переднему фронту которого происходит запуск формирователя 12. По переднему фронту отрицательного импульса с инверсного выхода формирователя 12 происходит установка в нулевое состояние триггеров 13, 14. В результате на прямом выходе триггера 14 появляется низкий потенциал напряжения, который поступает на первый вход элемента И 15 и блокирует его.

Далее в момент времени t₂₅ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 на первом выходе дешифратора 30 появляется отрицательный импульс напряжения, по переднему фронту которого происходит запись из счетчика 33 нулевых значений в блок памяти 36 по адресу 1111.

Далее в момент времени t₂₆ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29 на четвертом выходе дешифратора 30 появляется отрицательный импульс напряжения, который поступает на второй вход элемента ИЛИ 38, на первый вход которого поступает низкий потенциал с прямого выхода триггера 13. В результате на выходе элемента ИЛИ 38 появляется отрицательный импульс, по переднему фронту которого происходит установка в нулевое состояние триггера 26. На его прямом выходе появляется низкий потенциал напряжения, который поступает на второй вход элемента И 27. Вследствие этого выход элемента И-НЕ 28 блокируется и на его выходе устанавливается высокий потенциал напряжения, который поступает на вход установки нуля счетчика 28 и устанавливает его в нулевое состояние. Далее цикл, описанный на интервале времени t₁₁-t₂₆ повторяется шесть раз, причем в каждом цикле происходит последовательное увеличение содержимого первых семи байтов блока памяти 36, при этом в блоке памяти 41 происходит последовательное увеличение на единицу содержимого памяти с адреса 00000 по адрес 11110111.

Далее цикл, описанный на интервале времени t₁₁-t₂₆, повторяется еще раз, однако увеличение содержимого байтов блока памяти 36 не происходит, поскольку продолжительность выброса напряжения на входе анализатора превышает предельно возможную для измерения длительности выбросов и провалов напряжения.

Например, в момент времени t₂₇ по переднему фронту очередного импульса напряжения генератора прямоугольных импульсов 29, на седьмом выходе дешифратора 30 появляется отрицательный импульс напряжения, который (инвертируясь через элемент НЕ 34) поступает на второй вход элемента И-НЕ 35. Однако на первый вход этого элемента поступает потенциал низкого уровня с выхода элемента И- НЕ 39, поскольку код на его входах равен 0111. В результате выход элемента И-НЕ 35 блокируется и увеличение содержимого счетчика 33 не происходит. Кроме того, низкий потенциал напряжения поступает с выхода элемента И-НЕ 39 на четвертый вход элемента И 9, что приводит к блокированию этого элемента. В результате увеличение содержимого блока памяти 41 также не происходит.

Элемент ИЛИ 8 служит для того, чтобы блокировать запись ложной информации в блок памяти 41 в случае нахождения исследуемого напряжения вблизи границы номинального напряжения (код на информационном выходе аналого-цифрового преобразователя 1 в этом случае равен 0000), так как в этом случае возможно многократное фиксирование выбросов и провалов напряжения нулевого уровня, на практике не оказывающих заметного влияния на действительную функцию частоты длительности выбросов и провалов напряжения.

Таким образом, при воздействии на вход анализатора выброса напряжения прямоугольной формы с амплитудой выброса, соответствующей семи пороговым уровням амплитуды напряжения аналого-цифрового преобразователя 1 и длиной выброса напряжения, равной восьми уровням анализа длительности, происходит увеличение на единицу содержимого областей памяти блока памяти 41 с адресом 00000001 по адрес 11110111. Этому заполнению памяти блока памяти 41 соответствует фиг. 6, где по оси t отложено значение длительности выброса напряжения в уровнях анализа длительности анализатора, по оси δU-значение амплитуды выброса напряжения в уровнях анализа амплитуды напряжения, а по оси N значение, соответствующее коду, накопленному в соответствующем канале блока памяти 41. Однако в реальных условиях в семи присутствуют выбросы и провалы напряжения произвольной формы, частный пример которых и графики изменений напряжения на элементах приведены на фиг. 5, а соответствующее заполнение блока памяти 41 на фиг. 7.

Преимуществом предлагаемого решения технической задачи по сравнению с известными является расширение класса решаемых задач за счет анализа длительности выбросов и провалов напряжения относительно различных уровней анализа.

Формула изобретения

МНОГОУРОВНЕВЫЙ СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР ДЛИТЕЛЬНОСТИ ВЫБРОСОВ И ПРОВАЛОВ НАПРЯЖЕНИЯ, содержащий первый блок памяти, три счетчика, генератор прямоугольных импульсов, ключ, три триггера, семь элементов И- НЕ, первый элемент И, пять формирователей импульсов, дешифратор и компаратор, выход которого соединен с первым входом первого элемента И - НЕ, выход которого подключен к нулевому входу первого триггера, выход первого счетчика соединен с адресным входом первого блока памяти, выход которого подключен к информационному входу второго счетчика, выход которого соединен с информационным входом первого блока памяти, вход управления записью которого и вход управления записью второго счетчика подключены соответственно к первому и второму выходам дешифратора, третий выход которого соединен с единичным входом второго триггера, выход второго элемента И - НЕ соединен с первым входом первого элемента И, отличающийся тем, что в него введены двоичный счетчик, двухпозиционный переключатель, три триггера, два элемента И, три токозадающих резистора, два элемента ИЛИ, второй блок памяти, три элемента НЕ, аналого-цифровой преобразователь, вход которого является информационным входом анализатора, а выход готовности соединен с входом первого формирователя импульсов, прямой выход которого через второй формирователь импульсов подключен к инверсному входу третьего триггера, к счетному входу третьего счетчика и к входу третьего формирователя импульсов, выход переноса третьего счетчика соединен с входом четвертого формирователя импульсов, выходы третьего и четвертого формирователей импульсов подключены к первым входам соответственно второго и третьего элементов И - НЕ, выход третьего элемента И - НЕ соединен с вторым входом первого элемента И, выход которого подключен к прямым входам первого, четвертого, пятого и шестого триггеров, прямой выход последнего соединен с первым входом второго элемента И, выход которого соединен со счетным входом первого счетчика, выход переноса которого через пятый формирователь импульсов соединен с инверсными входами шестого и четвертого триггеров, прямой выход последнего подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с четвертым выходом дешифратора, а выход подключен к прямому входу пятого триггера, прямой выход которого соединен с вторым входом четвертого элемента И - НЕ, выход которого подключен к обнуляющему входу четвертого счетчика, счетный вход которого соединен с выходом генератора прямоугольных импульсов, а выход подключен к входу дешифратора, пятый выход которого через первый элемент НЕ соединен с вторым входом второго элемента И, выход первого счетчика подключен к первой группе разрядов адресного входа второго блока памяти и к первому входу компаратора, второй вход которого соединен с информационным выходом аналого-цифрового преобразователя и с разрядным входом второго элемента ИЛИ, выход которого и прямой выход первого триггера соединены соответственно с первыми и вторыми входами третьего элемента И и пятого элемента И - НЕ, третьи входы которых подключены к прямому выходу третьего триггера, прямой вход которого через первый токозадающий резистор соединен с шиной питания и через ключ с шиной нулевого потенциала, шина питания через второй и третий токозадающие резисторы подключена к вторым входам второго и третьего элементов И - НЕ, соединенным через двухпозиционный переключатель с шиной нулевого потенциала, шестой выход дешифратора соединен с инверсным входом второго триггера, инверсный выход которого подключен к второму входу первого элемента И - НЕ, выход первого блока памяти соединен с входами шестого элемента И - НЕ, выход которого подключен к первому входу седьмого элемента И - НЕ и четвертому входу третьего элемента И, выход которого соединен с входом записи второго блока памяти, седьмой выход дешифратора через второй элемент НЕ соединен с вторым входом седьмого элемента И - НЕ, выход которого подключен к счетному входу второго счетчика, вход обнуления которого соединен с выходом пятого элемента И - НЕ, а выход подключен к второй группе разрядов адресного входа второго блока памяти, старший разряд адресного входа которого соединен со старшим разрядом информационного выхода аналого-цифрового преобразователя, седьмой выход дешифратора подключен через третий элемент НЕ к второму входу седьмого элемента И - НЕ.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7