"мягкий" пороговый декодер сверточного кода

 

Использование: в системах передачи информации для повышения достоверности при пороговом декодировании кодированных сверточным кодом данных. Цель: повышение помехоустойчивости и расширение функциональных возможностей декодера. Это достигается за счет исключения влияния на ортогональные проверки надежности символа, входящего в каждую из них, а также за счет обеспечения возможности использования как самоортогональных, так и ортогонализируемых кодов. В декодере реализован простейшими средствами в цифровом виде алгоритм декодирования по максимуму апостериорной вероятности. Декодер особенно эффективен для декодирования высокоскоростных сверточных кодов. 4 ил., 1 табл.

Изобретение относится к технике связи и может быть использовано в системах передачи информации для повышения достоверности при пороговом декодировании кодированных сверточным кодом данных.

Известен пороговый декодер сверточного кода с аналоговым вычислением весовых множителей и порога, изменяющихся во времени, и последующим сравнением суммы взвешенных проверок с порогом.

Этот декодер содержит кодер, корректор ошибок, анализатор синдрома, аналоговую схему вычисления весов, формирователь порога и взвешенных проверок [1] Данный декодер реализует алгоритм декодирования по максимуму апостериорной вероятности (АВ-алгоритм), однако использование аналоговых элементов (задержка, сумматоры, перемножители) и необходимость вычисления сложной функции (f(x) 2ln cth_x) при получении весов затрудняет его практическую реализацию.

Наиболее близким по технической сущности к изобретению является декодер сверточного кода, содержащий первый и второй распределители ветвей, кодер, формирователь жесткого синдрома, первый и второй блоки задержки, корректор ошибок, мультиплексор, шифратор, формирователь меток надежности синдрома, формирователь взвешенного синдрома, анализатор синдрома, блоки сумматоров, блоки пороговых элементов, блок формирования тактовых импульсов, а также формирователь меток надежности проверочных символов, содержащий решающие блоки и регистры сдвига [2] При своей работоспособности этот декодер, однако, не реализует оптимальный (по максимуму апостериорной вероятности) алгоритм обработки поступающих с квантованного выхода демодулятора данных, поскольку метка надежности, однозначно связанная с весом, в каждой взвешенной проверке, поступающей на соответствующий вход блока сумматоров, определяется в виде максимума среди всех меток надежности, контролируемых данной проверкой канальных символов (см. алгоритм работы формирователей 9 и 10 и решающего блока 17 в [2]).

Отметим, что некоторую путаницу вносит название "метки надежности проверочных символов", которому в [2] соответствуют символы с выхода формирователя 9, поскольку имеются устоявшиеся в научной литературе термины "проверочные символы", которые поступают из канала наряду с информационными, и "проверки" ("ортогональные проверки"), анализируемые после суммирования на пороговых элементах. Эти термины и будем употреблять в дальнейшем.

В соответствии с АВ-алгоритмом (1, с. 27-30, 107-111), весовые коэффициенты должны вычисляться на основе апостериорной вероятности ошибки в каждом контролируемом данной проверкой символе за исключением того, относительно которого ортогональна данная система проверок. Надежность (вес) каждой проверки в этом случае может быть приравнена к надежности самого ненадежного символа, контролируемого ею.

Поскольку подлежащий в каждый конкретный момент исправлению символ, если в нем произошла ошибка, и является, как правило, самым ненадежным среди всех, контролируемых данной проверкой, учет этого символа в каждой из ортогональных относительно него проверок приводит к неоправданному занижению надежности всей системы проверок, что снижает помехоустойчивость.

Кроме того, рассматриваемый декодер позволяет использовать только самоортогональные сверточные коды (проверки равны жесткому синдрому), делая невозможным применение ортогонализируемых, имеющих в ряде случае преимущества над самоортогональными.

Отсюда вытекает задача повышения помехоустойчивости и расширения функциональных возможностей декодера.

Это достигается тем, что в "мягкий" пороговый декодер сверточного кода, содержащий шифратор, вход которого объединен с первым входом первого распределителя ветвей и является входом декодера, выход шифратора соединен с первым входом второго распределителя ветвей, второй и третий входы которого объединены с одноименными входами первого распределителя ветвей и подключены к первому и второму выходам блока формирования тактовых импульсов, третьи выходы которого подключены к первым входам мультиплексора, первые выходы первого распределителя ветвей подключены к соответствующим первым входам корректора ошибок и входам кодера, выход которого подключен к первому входу формирователя синдрома, второй вход которого соединен со вторым выходом первого распределителя ветвей, выход формирователя синдрома подключен к первому входу анализатора синдрома, выходы блока сумматоров соединены с соответствующими входами блока пороговых элементов, выходы которого подключены ко вторым входам анализатора синдрома и корректора ошибок, выходы которого соединены с вторыми входами мультиплексора, выход которого является выходом декодера, введены блок формирователей меток надежности проверок, блок формирователей взвешенных проверок, блок памяти, входы которого соединены с выходами второго распределителя ветвей, первые выходы блока памяти подключены к соответствующим входам блока формирователей меток надежности проверок, выходы которого соединены с соответствующими первыми входами блока формирователей взвешенных проверок, вторые входы которого подключены к соответствующим выходам анализатора синдрома, выходы блока формирователей взвешенных проверок соединены с соответствующими первыми входами блока сумматоров, вторые входы которого подключены к соответствующим вторым выходам блока памяти.

Указанная совокупность признаков позволяет реализовать "мягкое" пороговое декодирование по максимуму апостериорной вероятности как самоортогональных, так и ортогонализируемых сверточных кодов, и обеспечивает по сравнению с прототипом [2] большую помехоустойчивость за счет исключения влияния на проверки надежности символа, относительно которого эти проверки ортогональны.

На фиг. 1 представлена структурная схема "мягкого" порогового декодера сверточного кода; на фиг. 2 пример структурной схемы блока памяти; на фиг. 3 пример реализации формирователя меток надежности проверок; на фиг. 4 - пример реализации формирователя взвешенных проверок.

"Мягкий" пороговый декодер сверточного кода содержит первый распределитель 1 ветвей, кодер 2, формирователь 3 синдрома, корректор 4 ошибок, мультиплексор 5, шифратор 6, второй распределитель 7 ветвей, блок 8 памяти, блок формирователей 9 меток надежности проверок, анализатор 10 синдрома, блок формирователей 11 взвешенных проверок, блок сумматоров 12, блок пороговых элементов 13, блок 14 формирования тактовых импульсов.

Блок 8 памяти выполнен на регистрах сдвига, каждый из которых выполнен на триггерах 15.

Блок 9 формирователей меток надежности проверок выполнен на формирователях 16 меток надежности проверок.

Блок 11 формирователей взвешенных проверок выполнен на формирователях 17, 18 взвешенных проверок, каждый из которых выполнен на сумматорах 19 по модулю два.

При этом вход шифратора 6 объединен с первым входом первого распределителя 1 ветвей и является входом декодера. Выход шифратора 6 соединен с первым входом второго распределителя 7 ветвей. Второй и третий входы первого распределителя 1 ветвей объединены с одноименными входами второго распределителя 7 ветвей и подключены к первому и второму выходам блока 14 формирования тактовых импульсов, третьи выходы которого подключены к первым входам мультиплексора 5.

Первые входы первого распределителя 1 ветвей подключены к соответствующим первым входам корректора 4 ошибок и входам кодера 2, выход которого подключен к первому входу формирователя 3 синдрома. Второй вход формирователя 3 синдрома соединен со вторым выходом первого распределителя 1 ветвей, а выход подключен к первому входу анализатора 10 синдрома.

Выходы второго распределителя 7 ветвей соединены с входами блока 8 памяти, первые выходы которого через соответствующие формирователи 9 меток надежности проверок соединены с соответствующими первыми входами формирователей 11 взвешенных проверок. Выходы анализатора 10 синдрома соединены с соответствующими вторыми входами формирователей 11 взвешенных проверок, а их выходы с первыми входами соответствующих сумматоров 12. Выходы блока 8 памяти соединены со вторыми входами соответствующих сумматоров 12, выходы которых через соответствующие пороговые элементы 13 подключены к вторым входам анализатора 10 синдрома и корректора 4 ошибок.

Выходы корректора 4 ошибок соединены со вторыми входами мультиплексора 5, выход которого является выходом декодера.

Распределитель 1 ветвей производит разделение поступающих на вход декодера старших разрядов (жесткого решения I^ж) p-разрядных (2^p - количество уровней квантовании на выходе демодулятора, p∈N) чисел I на информационные и проверочные. (соответствие между для p 3 показано в первых двух столбцах таблицы). Распределитель 1 содержит, например, два регистра: последовательный регистр сдвига (PC) на n разрядов и параллельный PC на n разрядов, где n длина мини-блока сверточного кода (СК) [2] Кодер 2 по принятым информационным символам формирует оценки проверочных символов. Если скорость систематического СК представлена в виде R k/n где k n-1 количество информационных символов в каждом мини-блоке, то в качестве кодера 2 может быть использован один PC со встроенными сумматорами по модулю два. Длина PC определяется максимальной степенью m порождающих полиномов G_j, , а число сумматоров по модулю два равно J·k 1, где J количество проверок, при этом выходной сумматор многовходовый ( n входов).

Формирователь 3 предназначен для формирования синдрома из принятых и оцененных кодером 2 проверочных символов. В качестве формирователя 3 используется сумматор по модулю два.

Корректор 4 ошибок представляет собой совокупность k последовательных PC, каждый из которых заканчивается сумматором по модулю два, на один вход которого поступают символы соответствующей информационной последовательности, а на второй вход символы коррекции. Длина каждого PC равна m.

Мультиплексор 5 предназначен для объединения k информационных подпотоков в один последовательный поток. Скорость выходного потока в k раз больше скорости входного потока.

Шифратор 6 служит для преобразования потока p-разрядных чисел с выхода демодулятора в поток (p 1)-разрядных меток надежности принимаемых символов. Шифратор 6 в случае p 3 работает в соответствии с таблицей, где в третьей колонке показаны метки надежности поступающих с выхода демодулятора символов . Чем более ненадежен символ, тем больше его метка надежности. Шифратор 6 реализуется, например, на полупроводниковом запоминающем устройстве.

Распределитель 7 ветвей производит разделение поступающих с выхода шифратора 6 (p-1)-разрядных меток надежности принятых символов на n (p-1)-разрядных последовательностей и содержит 2( p-1) PC длины n ( p-1 ) последовательных и ( p-1 ) параллельных.

Блок 8 памяти предназначен для хранения m последних (p 1)-разрядных меток надежности в каждой q-й (q ) последовательности с выхода распределителя 7 и выполняется на PC, имеющих выходы от каждого из триггеров, например, типа К561ИР2. Длина каждого PC равна m, а их количество n ( p-1 ); выходы блока 8 памяти берутся в соответствии с правилами формирований проверок.

Каждый из формирователей блока 9 служит для формирования меток надежности проверок . Известно, что надежность (вес) каждой ортогональной проверки можно вычислить, используя только самый ненадежный символ из всех, участвующих в ее формировании, за исключением того, относительно которого ортогональна данная система проверок {A^ж_i}. Алгоритм работы формирователя 16 следующий: на его входы из блока 8 памяти поступают все ( p-1 )-разрядные метки надежности символов, контролируемых системой проверок {A^ж_i} за исключением метки надежности того символа, относительно которого в данный момент времени принимается решение. Для каждой проверки A^ж_i на J выходах формирователя 9 появляется наибольшее из соответствующих ей ( p-1 )-разрядных чисел, которое и является меткой надежности проверки A^ж_i.Подобная операция может быть реализована простой комбинационной схемой (при p 3 см. фиг. 3) Количество формирователей 16 равно k.

Анализатор 10 синдрома предназначен для обнаружения ошибок в информационных символах и представляет собой PC с обратными связями и встроенными в соответствии с порождающими полиномами G_j СК сумматорами по модулю два. Длина PC равна m, а количество сумматоров равно J·k-1.

Каждый из формирователей блока 11 служит для формирования взвешенных проверок . Если используются самоортогональные СК, то в формирователе 18 из каждого соответствующего одноразрядного символа синдрома из анализатора 10 и соответствующей ( p-1 )-разрядной метки надежности из формирователя 16 на выходе посредством, например, двух сумматоров 19 по модулю два (при p 3; см. фиг. 4) образуется p-разрядное двоичное число, старшим разрядом которого является символ синдром ρ = A^ж_i, а младшими метка надежности, если A^ж_i = 0 или ее инверсия, если A^ж_i = 1 (p 3). При использовании же ортогонализируемых кодов в формирователе 11 предварительно в соответствии с правилами ортогонализации с помощью сумматоров по модулю два формируются проверки A^ж_i (1), а затем производятся те же действия, что и в случае самоортогональных кодов. Образованное таким образом р-разрядное двоичное число и является взвешенной проверкой. Количество р-разрядных выходов в каждом формирователе 18 равно J, а самих формирователей 18 k.

Каждый из сумматоров 12 предназначен для суммирования поступающих на его входы J p-разрядных чисел с выходов соответствующего формирователи 11 и ( p-1)-разрядного числа, являющегося меткой надежности символа, относительно которого ортогональна данная система проверок, с соответствующего выхода блока 8 памяти. Количество сумматоров 12 равно k.

На выходе каждого из пороговых элементов 13 образуется единичный сигнал, вызывающий коррекцию соответствующего информационнoго символа в корректоре 4 и соответствующих символов синдрома в анализатора 10, в случае, если величина с выхода соответствующeго сумматора 12 превосходит заданный порог Т, и образуется нулевой сигнал, не вызывающий никаких коррекций, в противном случае. Количество пороговых элементов 13 равно k.

Блок 14 предназначен для формирования тактовых импульсов, необходимых для работы устройства. Его функции полностью аналогичны функциям соответствующего блока в прототипе.

Рассмотрим принцип действия "мягкого" порогового декодера сверточного кода на примере ортогонализируемого СК с R 1/2 J 4, G₁ 1 + D³ + D⁴ + D⁵, где D оператор задержки, и системой ортогональных проверок {A^ж_i}, i 1, 4.

где ρ₀-ρ₅ символы синдрома, причем ρ₅ поступил в синдром последним; l⁽₀¹⁾-l⁽₅¹⁾ шумовые символы, воздействующие на информационные символы, а l⁽₀²⁾-l⁽₅²⁾ на проверочные, причем шумовой символ с большим нижним индексом воздействует на информационный или проверочный символ, пришедший в декодер позднее. Будем рассматривать также случай квантования на 8 уровней (p 3) на выходе демодулятора, что наиболее выгодно, и применять набор весовых коэффициентов 1, 3, 5, 7} пригодный для широкого интервала значений отношения сигнал/шум на выходе канала связи.

Принятая квантованая на 2³ 8 уровней последовательность из канала связи поступает на шифратор 6, при этом старший разряд поступает на распределитель 1, с первых выходов которого символы k (k 1) информационных подпотоков одновременно поступают на первые входы корректора 4 и кодера 2.

В кодере 2 по принятым информационным символам оцениваются символы проверочной последовательности, которые поступают на первый вход формирователя 3 синдрома, на второй вход которого поступают символы со второго выхода распределителя 1 ветвей, являющиеся проверочными. Сформированные символы синдрома поступают на анализатор 10.

При использовании мягкого решения алгоритм порогового декодирования можно представить в виде (2) где
весовой коэффициент проверки A^ж_i,
w₀ весовой коэффициент символа, относительно которого ортогональна данная система проверок{A^ж_i}, .

Одновременно с формированием синдрома производитcя формирование меток надежности проверок следующим образом: принятая трехразрядная последовательность символов из канала связи поступает на вход шифратора 6, с выхода которого двухразрядный поток меток надежности (третий столбец в таблице) поступает на распределитель 7 ветвей, с выхода которого n (n 2) двухразрядных потоков меток поступает на входы блока 8 памяти. Структура блока 8 памяти в рассматриваемом случае изображена в соответствии с алгоритмом декодирования по максимуму апостериорной вероятности и (1) на фиг. 2 (в каждом из триггеров 15 хранится двухразрядное число). Формирователь 16 выбирает в качестве метки надежности для каждой из проверок A^ж_i самый ненадежный символ из символов, входящих в A^ж_i (1), которые поступают с первых выходов блока 8 памяти. Он является по сути блоком выбора максимума среди некоторого числа двухразрядных двоичных чисел; возможная реализации блока формирователей 9 представлена на фиг. 3.

Метка надежности каждой проверки, поступающая с выхода формирователя 16 на один из первых входов формирователя 18, однозначно связана с приписываемым этой проверке весом w_i, (четвертая колонка таблицы): чем более надежна проверка, тем больший вес из набора1, 3, 5, 7} ей приписывается. Учитывая, что w_max 7, в соответствии с (3) вычислим величину взвешенной проверки A^B_i (пятая колонка таблицы). При этом старший разряд A^B_i оказывается равным A^ж_i (вторая колонка), а младшие разряды совпадают с меткой надежности проверки A^ж_i при A^ж_i = 0 и совпадают с инверсией ее метки надежности при A^ж_i = 1. Таким образом, для формирования взвешенной проверки A^B_i достаточно составить трехразрядное число, старшим разрядом которого является значение A^ж_i с соответствующего выхода анализатора 10, а младшими либо метка при A^ж_i = 0, либо ее инверсия при A^ж_i = 1, что и производится формирователем 11 взвешенных проверок, пример реализации которого на сумматорах 19 по модулю два для рассматриваемого случая дан на фиг. 4.

В соответствии с алгоритмом порогового декодирования (2) на первые входы сумматора 12 поступают трехразрядные взвешенные проверки с выходов формирователя 11, а на второй вход двухразрядная величина A^B₀ (3) со второго выхода блока 8 памяти. В соответствии с (3) A^B₀ в точности равна метке надежности символа, относительно которого в данный момент времени принимается решение. Эта метка надежности задерживается в блоке 8 ровно на m тактов, что обеспечивает необходимые фазовые соотношения.

Сумма величин с выхода сумматора 12 поступает на вход порогового элемента 13. Если величина оказывается большей Т (4), то принимается решение, что информационный символ принят с ошибкой, с выхода порогового элемента 13 на соответствующий второй вход корректора 4 ошибок и соответствующие сумматоры по модулю два анализатора 10 синдрома поступает единичный импульс коррекции; в противном случае импульс с выхода порогового элемента 13 является нулевым и никакой коррекции не происходит.

С выхода корректора 4 откорректированные символы поступают на мультиплексор 5, где объединяются в один информационный выходной поток.

Формула изобретения

"Мягкий" пороговый декодер сверточного кода, содержащий шифратор, вход которого объединен с первым входом первого распределителя ветвей и является входной шиной, выход шифратора соединен с первым входом второго распределителя ветвей, второй и третий входы которого объединены соответственно с вторым и третьим входами первого распределителя ветвей и подключены к первому и второму выходам блока формирования тактовых импульсов, третьи выходы которого соединены с первыми входами мультиплексора, первые выходы первого распределителя ветвей соединены с соответствующими входами кодера, выход которого подключен к первому входу формирователя синдрома, второй вход которого соединен с вторым выходом первого распределителя ветвей, выходы блока сумматоров соединены с соответствующими входами блока пороговых элементов, выходы которого соединены с первыми входами анализатора синдрома и корректора ошибок, выходы которого соединены с соответствующими вторыми входами мультиплексора, выход которого является выходной шиной, отличающийся тем, что в него введены блок формирователей меток надежности проверок, блок формирователей взвешенных проверок и блок памяти, входы которого соединены с выходами второго распределителя ветвей, первые выходы блока памяти подключены к соответствующим входам блока формирователей меток надежности проверок, выходы которого соединены с соответствующими первыми входами блока формирователей взвешенных проверок, вторые входы которого подключены к соответствующим выходам анализатора синдрома, второй вход которого подключен к выходу формирователя синдрома, при этом выходы блока формирователей взвешенных проверок соединены с соответствующими первыми входами блока сумматоров, вторые входы которого подключены к соответствующим вторым выходам блока памяти, а вторые входы корректора ошибок подключены к соответствующим первым выходам первого распределителя ветвей.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5