Цифровой многофазный генератор

 

Использование: в радиопередающих устройствах и устройствах синхронизации. Сущность изобретения: цифровой многоразовый генератор содержит накапливающий сумматор 1, опорный генератор 2, мультиплексор 3, блок установки сдвига фаз 4, преобразователи кодов 5,..., 5N, умножители кода 6,..., 6p, формирователь 7 синхронизирующих импульсов, регистры памяти 8,..., 8N, цифроаналоговые преобразователи (ЦАП) 9,...9N, фильтры 10,..., 10n низкой частоты, регистр кода установки частоты 11, сумматоры-вычитатели 12,..., 12p-1, дополнительные регистры памяти 13,..., 13p, блоки сдвига фазы 14,..., 14N, а формирователь 7 содержит делитель частоты 15 и умножитель частоты 16, что позволяет решить задачу расширения диапазона генерируемых колебаний в сторону высоких частот при сохранении диапазона изменения фазы выходных сигналов и точности установки фазы. 1 ил.

Изобретение относится к радиотехнике и может быть использовано в радиопередающих устройствах и в устройствах синхронизации различного назначения.

Известен цифровой многофазный генератор, содержащий накапливающий сумматор, опорный генератор, мультиплексор, блок установки сдвига фаз, формирователь синхронизирующих импульсов, регистр кода установки частоты, N фазосдвигающих каналов, каждый из которых содержит последовательно соединенные блок сдвига фазы, преобразователь кодов, регистр памяти, цифроаналоговый преобразователь и фильтр, Р умножителей кода, Р-1 сумматоров-вычитателей, Р дополнительных регистров памяти, причем выход регистра кода установки частоты подключен к входам Р умножителей кода, выход первого умножителя кода подсоединен к информационному входу накапливающего сумматора, выходы остальных Р-1 умножителей кода подсоединены к соответствующим первым входам Р-1 сумматоров-вычитателей, выход накапливающего сумматора подключен к информационному входу первого дополнительного регистра памяти и вторым входам Р-1 сумматоров-вычитателей, выходы которых подсоединены к информационным входам соответствующих дополнительных Р-1 регистров памяти, выходы всех дополнительных регистров памяти подключены к соответствующим информационным входам мультиплексора, выход которого подключен к первому входу блоков сдвига фазы в каждом из N фазосдвигающих каналов устройства, второй вход которых подсоединен к соответствующим выходам блока установки фаз, выход опорного генератора подключен к входу формирователя синхронизирующих импульсов, первый выход которого соединен с входом управления мультиплексора, тактовый вход накапливающего сумматора и тактовые входы дополнительных регистров памяти объединены и подключены к второму выходу формирователя синхронизирующих импульсов.

Однако данный цифровой многофазный генератор не обеспечивает достаточной ширины диапазона генерируемых колебаний в сторону высоких частот.

В изобретении решается задача расширения диапазона генерируемых колебаний в сторону высоких частот при сохранении диапазона изменения фазы выходных сигналов и точности установки сдвига фазы.

На чертеже представлена структурная электрическая схема многофазного генератора.

Цифровой многофазный генератор содержит накапливающий сумматор 1, опорный генератор 2, мультиплексор 3, блок установки сдвига фаз 4, преобразователи кодов 5₁,5_N, умножители кода 6₁, 6₂, 6_p, формирователь 7 синхронизирующих импульсов, регистры памяти 8₁, 8_N, цифроаналоговые преобразователи (ЦАП) 9₁, 9_N, фильтры 10₁, 10_N низкой частоты, регистр кода установки частоты 11, сумматоры-вычитатели 12₁, 12_p-1, дополнительные регистры памяти 13₁, 13₂, 13_p, блоки сдвига фазы 14₁, 14_N, при этом формирователь 7 содержит делитель частоты 15 и умножитель частоты 16.

Цифровой многофазный генератор работает следующим образом.

Код K установки генерируемой частоты с выхода регистра кода установки частоты 11 поступает на входы умножителей кода 6₁, 6₂,6_p. Первый умножитель кода 6₁ формирует код частоты, равный РК, где Р число информационных кодов мультиплексора 3, который поступает на информационный вход накапливающего сумматора 1. Последующие Р-1 умножителей кода 6₂, 6_p формируют соответственно коды чисел K, 2K, 3K. (Р-1)K, которые поступают на первые входы соответствующих Р-1 сумматоров-вычитателей 12₁, 12_p-1. Накапливающий сумматор 1 с тактовой частотой f_т f_o/p, где f_o частота опорного генератора 2, производит накопление кода РK, в результате чего на его выходе в каждый тактовый момент времени t_Т iТ_т i/f_т, i 0, 1, 2. целые числа, формируется код числа, пропорциональный фазе генерируемого колебания, который поступает на вторые входы Р-1 сумматоров-вычитателей 12₁, 12_p-1. В результате чего на выходах сумматоров-вычитателей 12₁, 12_p-1 выходной код накапливающего сумматора 1 увеличивается соответственно на величину K, 2K, 3K. (Р-1)K. Таким образом, на выходе накапливающего сумматора 1 и выходах сумматороввычитателей 12₁, 12_p-1 в тактовые моменты времени t_Т формируется Р кодов чисел, пропорциональных фазе генерируемого колебания. Выход накапливающего сумматора 1 и выходы сумматоров-вычитателей 12₁, 12_p-1 подключены к соответствующим информационным входам дополнительных регистров памяти 13₁, 13₂, 13_p, которые по тактовым импульсам с частотой f_т f_o/p переписывают информацию с входа на выход, которая затем поступает на соответствующие информационные входы мультиплексора 3, выполняющего операцию коммутации сигналов из Р в один. Мультиплексор 3 с частотой синхронизации f_o в последовательности, заданной блоком синхронизации 7, пропускает на выход входные коды таким образом, что за время T_т РТ_o (время одного такта работы накапливающего сумматора 1) на его выходе формируются последовательно в порядке возрастания коды Р чисел: 0, K, 2K, 3K,(Р-1)K в первый такт работы; РK, (Р+1)K, (Р+2)K, (P+3)K, (2Р-1)K во второй такт работы; 2РK, (2Р+1)K, (2Р+2)K, (2Р+3)K,(3Р-1)K в третий такт работы накапливающего сумматора 1.

То есть на выходе мультиплексора 3 в моменты времени t_o iТ_o происходит изменение кода фазы формируемого выходного сигнала на величину, равную коду частоты K, в то время как на выходе накапливающего сумматора 1 информация изменяется на величину РK и только в моменты времени t_т iТ_т, Т_т Т_oР.

C выхода мультиплексора 3 код, пропорциональный фазе генерируемого колебания, одновременно поступает на первые входы блоков сдвига фазы 14₁, 14_N всех N каналов устройства. В блоках сдвига фазы 14₁, 14_N, которые представляют собой обычные сумматоры-вычитатели, коды фазы корректируются на соответствующую величину фазового сдвига, задаваемую блоком установки сдвига фаз 4.

Преобразователи кода 5₁, 5_N представляют собой фазосинусные преобразователи и осуществляют переход от отсчетов кода фазы к отсчетам кода амплитуды генерируемых колебаний. Выходной код с преобразователей кода 5₁, 5_N через буферные регистры памяти 8₁, 8_N, тактируемые частотой f_o (связь выхода формирователя 7 с регистрами 8₁, 8_N на чертеже не показана), поступает на цифровой вход цифроаналоговых преобразователей 9₁, 9_N, на вход аналогового (опорного) сигнала которых поступает опорный сигнал частотой f₁ nf_o. Цифроаналоговые преобразователи 9₁, 9_N являются умножающими и обеспечивают преобразование кода выборок синусоидальных сигналов в аналоговые сигналы путем цифровой модуляции указанными кодами опорного сигнала частоты nf_o, поступающей на их аналоговые (опорные) входы с третьего выхода формирователя 7, с последующей фильтрацией фильтрами 10₁, 10_N полезного синусоидального сигнала заданной частоты и заданной фазы в полосе рабочих частот во всех N каналах многофазного генератора.

Значения кодов чисел M_i/i 1,2,N), соответствующих сдвигам фаз в каналах устройства, устанавливаются на выходах блока установки сдвига фаз 4 таким образом, что сдвиги в каждом из N каналов устройства могут изменяться от 0 до 360^o.

Выходной сигнал на выходе каждого канала цифрового многофазного генератора имеет частоту nf_o+f₂, где f₂ определяется соотношением максимально возможной амплитуды синусоидального напряжения на выходе преобразователей кодов 5₁, 5_N и величиной ступени, т.е. кодом K установки частоты, и может быть рассчитана по формуле f₂ fогK/М_maх f_тРK/М_maх (где f_ог частота опорного генератора 2, K код частоты, М_mах емкость накапливающего сумматора 1, Р число каналов мультиплексора 3, а число n некоторое целое или дробное число. Цифровой многофазный генератор обеспечивает формирование выходных сигналов в каждом из N каналов с частотой выше тактовой f_o при сохранении диапазонами изменения фазы выходных колебаний и точности установки сдвига фазы.

Формула изобретения

Цифровой многофазный генератор, содержащий накапливающий сумматор, опорный генератор, мультиплексор, блок установки сдвига фаз, формирователь синхронизирующих импульсов, регистр кода установки частоты, N фазосдвигающих каналов, каждый из которых содержит последовательно соединенные блок сдвига фазы, преобразователь кодов, регистр памяти, цифроаналоговый преобразователь и фильтр низкой частоты, P умножителей кода, P-1 сумматоров-вычитателей, P дополнительных регистров памяти, причем выход регистра кода установки частоты подключен к входам P умножителей кода, выход первого умножителя кода подсоединен к информационному входу накапливающего сумматора, выход каждого из остальных P-1 умножителей кода подсоединен к первому входу соответствующего сумматора-вычитателя, выход накапливающего сумматора подключен к информационному входу первого дополнительного регистра памяти и к вторым входам P-1 сумматоров-вычитателей, выходы которых подсоединены к информационным входам соответствующих из остальных P-1 дополнительных регистров памяти, выходы всех дополнительных регистров памяти подключены к соответствующим информационным входам мультиплексора, выход которого подключен к первому входу блока сдвига фазы каждого из N фазосдвигающих каналов, второй вход которого подсоединен к соответствующему выходу блока установки сдвига фаз, выход опорного генератора подключен к входу формирователя синхронизирующих импульсов, первый выход которого соединен с входом управления мультиплексора, тактовый вход накапливающего сумматора и тактовые входы дополнительных регистров памяти объединены и подключены к второму выходу формирователя синхронизирующих импульсов, отличающийся тем, что формирователь синхронизирующих импульсов снабжен третьим выходом, который соединен с опорным аналоговым входом цифроаналогового преобразователя каждого из N фазосдвигающих каналов.

РИСУНКИ

Рисунок 1