Устройство для контроля параметров цифровых интегральных схем при воздействии электромагнитных помех

 

Использование: в области контроля параметров цифровых интегральных схем и позволяет осуществить их контроль при воздействии электромагнитных помех. Сущность изобретения: расширение функциональных возможностей устройства путем обеспечения одновременного контроля изменения всех выходных сигналов цифровых интегральных схем, имеющих несколько выходов, под действием электромагнитных помех и раздельной индикации сбоя в работе по каждому выходу. В устройство для контроля параметров логических элементов при воздействии электpомагнитных помех введены блок развязывающих элементов, блок вычитающих элементов, блок индикации, элемент ИЛИ и инвертор. Устройство позволяет значительно сократить время определения порога восприимчивости цифровых интегральных микросхем, имеющих несколько выходов, определять выводы наиболее критичные к действию помехового сигнала, исключить регистрацию случайных сбоев, осуществлять контроль параметров цифровых интегральных схем различного функционального назначения. 2 ил.

Изобретение относится к области контроля параметров цифровых интегральных схем и может быть использовано для оценки их восприимчивости к воздействию электромагнитных помех.

Целью изобретения является расширение функциональных возможностей устройства путем обеспечения одновременного контроля изменения всех выходных сигналов цифровых интегральных схем, имеющих несколько выходов, под действием электромагнитных помех и раздельной индикации сбоя в работе по каждому выходу. Поставленная цель достигается тем, что в устройство для контроля параметров логических элементов, содержащее генератор импульсов, выход которого соединен со входом первого делителя частоты, входом развязывающего элемента, входными клеммами эталонного объекта, генератор помехи, выход которого соединен со входом управляемого аттенюатора, выход которого соединен с выходом развязывающего элемента, входом измерительного прибора и входными клеммами объекта контроля, последовательно соединенные делитель с переменным коэффициентом деления, RS-триггер, элемент И-НЕ, второй делитель частоты, преобразователь код-напряжение, преобразователь уровня, выход которого соединен с управляющим входом управляемого аттенюатора, последовательно соединенные первый делитель частоты и первый ждущий мультивибратор, выход которого соединен с установочным входом делителя частоты с переменным коэффициентом деления, с R-входом RS-триггера, вторым входом элемента И-НЕ и входом второго ждущего мультивибратора, выход которого подключен к клеммам для подключения установочных входов эталонного объекта и объекта контроля, блок установки коэффициента деления, выход которого соединен с управляющими входами делителя частоты с переменным коэффициентом деления, введены последовательно соединенные блок развязывающих элементов, блок вычитающих элементов и блок индикации, а также элемент ИЛИ и инвертор, причем выходы блока вычитающих элементов соединены со входами элемента ИЛИ, выход которого соединен со входом делителя частоты с переменным коэффициентом деления, вход инвертора соединен с выходом RS-триггера, а выход со входом разрешения блока индикации, входы блока развязывающих элементов соединены с выходами объекта контроля, а входы подачи эталонных сигналов блока вычитающих элементов соединены с выходами эталонного объекта.

Сущность изобретения заключается в обеспечении одновременного контроля изменения всех выходных сигналов объекта контроля, имеющего несколько выходов, при воздействии электромагнитных помех и раздельной индикации сбоя в работе объекта контроля по каждому его выходу.

На фиг. 1 представлена структурная схема предлагаемого устройства.

Устройство содержит генератор 1 импульсов, первый делитель 2 частоты, первый 3 и второй 4 ждущие мультивибраторы, эталонный объект 5, объект 6 контроля, развязывающий элемент 7, блок 8 развязывающих элементов, блок 9 вычитающих элементов, делитель 10 частоты с переменным коэффициентом деления, RS-триггер 11, элемент 12 И-НЕ, второй делитель 13 частоты, преобразователь 14 код-напряжение, преобразователь 15 уровня, управляемый аттенюатор 16, генератор 17 помехи, измерительный прибор 18, блок 19 установки коэффициента деления, блок 20 индикации, элемент 21 ИЛИ, инвертор 22. Выход генератора 1 импульсов соединен со входом первого 2 делителя частоты, входными клеммами эталонного объекта 5, входом развязывающего элемента 7. Выход генератора 17 помехи соединен со входом управляемого аттенюатора 16. Выход управляемого аттенюатора 16 соединен с выходом развязывающего элемента 7, входом измерительного прибора 18 и входными клеммами объекта 6 контроля. Вход первого 3 ждущего мультивибратора подключен к выходу первого 2 делителя частоты, а выход ко входу второго 4 ждущего мультивибратора, установочному входу делителя 10 с переменным коэффициентом деления, R-входу RS-триггера 11 и одному из входов элемента 12 И-НЕ. Выход второго 4 ждущего мультивибратора подключен к клеммам подключения установочных входов эталонного объекта 5 и объекта 6 контроля. Выходы эталонного объекта 6 соединены со входами подачи эталонных сигналов блока 9 вычитающих элементов. Выходы объекта 6 контроля соединены со входами блока 8 развязывающих элементов, выходы которых соединены со входами подачи исследуемых сигналов блока 9 вычитающих элементов. Выходы блока 9 вычитающих элементов соединены со входами блока 20 индикации и входами элемента 21 ИЛИ. Выход элемента 21 ИЛИ соединен со входом делителя 10 с переменным коэффициентом деления, выход которого соединен со входом RS-триггера 11. Выход блока 19 установки коэффициента деления соединен с управляющими входами делителя 10 частоты с переменным коэффициентом деления. Выход RS-триггера 11 связан со вторым входом элемента 12 И НЕ и входом инвертора 22, выход которого подключен ко входу разрешения блока 20 индикации. Элемент 12 И НЕ, второй делитель 13 частоты, преобразователь 14 код-напряжений, преобразователь 15 уровня соединены последовательно. Выход преобразователя 15 уровня подключен к управляющему входу управляемого аттенюатора 16. Генератор 1 импульсов генерирует последовательность импульсов. Развязывающий элемент 7 служит для защиты цепей генератора 1 импульсов, эталонного объекта 5, первого 2 делителя частоты от воздействия электромагнитных помех, генерируемых генератором 17 помех и поступающих на объект 6 контроля через управляемый аттенюатор 16. Развязывающий элемент 7 выполняется в виде фильтра нижних частот с частотой среза, превышающей граничную рабочую частоту объекта 6 контроля, а поэтому не искажает рабочие сигналы, поступающие от генератора 1 импульсов и не пропускает сигналы электромагнитных помех, лежащие выше частоты среза. Первый 2 делитель частоты осуществляет деление частоты сигнала генератора 1 импульсов и запускает первый 3 ждущий мультивибратор, который формирует импульсы устанавливающие в нуль RS-триггер 11 и заносящие в делитель 10 с переменным коэффициентом деления число сбоев, установленное в блоке 19 установки коэффициента деления. Блок 8 развязывающих элементов служит для защиты блока 9 вычитающих элементов от воздействия электромагнитных помех, воздействующих на объект 6 контроля. Блок 8 развязывающих элементов состоит из развязывающих элементов, аналогичных развязывающему элементу 7, число которых равно числу выходных элементов объекта 6 контроля. К каждому выходу объекта 6 контроля подключается вход одного из развязывающих элементов блока 8 развязывающих элементов. Блок 9 вычитающих элементов состоит из вычитающих элементов, выполненных на двухвходовых элементах "исключающее ИЛИ", число которых равно числу выходов эталонного объекта 5 и объекта 6 контроля. Блок 9 вычитающих элементов осуществляет сравнение сигналов одноименных выходов объекта 6 контроля и эталонного объекта 5 и формирует сигнал сбоя на одном из выходов при недопустимом изменении соответствующего выходного сигнала объекта 6 контроля под действием электромагнитных помех. Блок 20 индикации осуществляет световую индикацию сбоя в работе по одному из выходов объекта 6 контроля. Блок 20 индикации состоит из последовательно соединенных элемента 2И и схемы индикации, число которых равно числу контролируемых выходов объекта 6 контроля. Первые входы элементов 2И соединены с соответствующими выходами блока 9 вычитающих элементов, а вторые с выходом инвертора 22, формирующего разрешающий индикацию сигнал при наступлении заданного числа сбоев. Элемент 21 ИЛИ формирует сигнал сбоя при наличии сигнала сбоя хотя бы на одном из выходов блока 9 вычитающих устройств.

Структурная схема реализации блока 9 вычитающих элементов блока 20 индикации и элемента 21 ИЛИ для случая исследования цифровой микросхемы, имеющей четыре выхода, изображена на фиг. 2. Делитель 10 частоты с переменным коэффициентом деления служит для подсчета числа сбоев в работе и при превышении значения установленного в блоке 19 установки коэффициента деления формирует сигнал переноса, который опрокидывает RS-триггер 11. Элемент 12 И НЕ разрешает или запрещает, в зависимости от состояния RS-триггера 11, прохождение импульсной последовательности с выхода первого 3 ждущего мультивибратора на вход второго 13 делителя частоты. Преобразователь 14 код-напряжение осуществляет преобразование цифрового сигнала с выхода второго 13 делителя частоты в аналоговый. Преобразователь 15 уровня преобразует уровень аналогового сигнала в уровень необходимый для работы управляемого аттенюатора 16. Управляемый аттенюатор 16 осуществляет плавное изменение выходного сигнала генератора 17 помехи по закону управляющего напряжения, поступающего с выхода преобразователя 15 уровня. Второй 4 ждущий мультивибратор формирует сигналы синхронизации, устанавливающие в исходное состояние объект 6 контроля и эталонный объект 5.

Устройство работает следующим образом. В исходном состоянии на эталонный объект 5 и объект 6 контроля подается последовательность импульсов вырабатываемых генератором 1 импульсов. Блок 9 вычитающих элементов осуществляет сравнение последовательностей импульсов, поступающих с выходов эталонного объекта 5 и объекта 6 контроля. При отсутствии недопустимых изменений или сбоев в работе объекта 6 контроля выходы блока 9 вычитающих элементов находятся в состоянии логического нуля, блок 20 индикации не работает, выход элемента ИЛИ также находится в состоянии логического нуля. Первый делитель 2 частоты осуществляет деление частоты сигнала генератора 1 импульсов и выходным сигналом запускает первый ждущий мультивибратор 3. По спаду сигнала старшего разряда первого делителя частоты первым ждущим мультивибратором 3 формируются импульсы, устанавливающие в нуль RS-триггер 11 и заносящие в счетчик делителя 10 с переменным коэффициентом деления число сбоев, заданное блоком 19 установки коэффициента деления. Вторым ждущим мультивибратором 4 формируются импульсы синхронизации, обнуляющие эталонную и испытуемую микросхемы. В состоянии нуля RS-триггер 11 разрешает прохождение счетные импульсов через элемент 12 И НЕ на вход второго 13 делителя частоты и сигналом, инвертированным инвертором 22, запрещает работу блока 20 индикации. С выхода второго 13 делителя частоты цифровой сигнал поступает на преобразователь 14 код-напряжение, выходное напряжение которого при этом линейно возрастает. Далее сигнал поступает на преобразователь 15 уровня, с выхода которого линейно изменяющееся управляющее напряжение поступает на управляемый аттенюатор 16.

Управляемый аттенюатор 16 изменяет уровень сигнала генератора 17 помехи, поступающего на объект 6 контроля, по закону управляющего напряжения. При определенном уровне помехового сигнала в испытуемой микросхеме происходит сбой, который заключается в задержках входного сигнала или недопустимом изменении его уровней на одном из выходов испытуемой микросхемы. В этом случае блок 9 вычитающих элементов формирует на соответствующем выходе сигнал сбоя, равный уровню логической единицы. При появлении на одном из входов элемента 21 ИЛИ сигнала логической единицы на его выходе также формируется сигнал сбоя, равный уровню логической единицы. Число сбоев подсчитывается счетчиком делителя 10 с переменным коэффициентом деления. При превышении числа сбоев, установленных в блоке 19 установки коэффициента деления, счетчик выдает импульс переноса на S вход RS-триггера 11, который устанавливается в единичное состояние. Логический "0" с инверсного выхода RS-триггера 11 запрещает прохождение счетных импульсов через элемент 12 И НЕ на вход второго 13 делителя частоты. Состояние счетчика второго 13 делителя частоты, а следовательно, и напряжение на выходе преобразователя 14 код-напряжение и преобразователя 15 уровня фиксируются. Фиксируется и уровень сигнала электромагнитной помехи на выходе управляемого аттенюатора 16. Одновременно сигнал логического "0" с инверсного выхода RS-триггера 11 инвертируется инвертором 22 и сигнал логической "1" поступает на вход разрешение блока 20 индикации. В результате происходит срабатывание той схемы индикации блока 20 индикации, на втором входе элемента 2И, которой в этот момент также находится уровень логической "1", т. е. сигнал сбоя с соответствующего выхода блока 9 вычитающих элементов. Таким образом происходит индикация сбоя и определяется выход исследуемой микросхемы, сигнал которого претерпел недопустимые изменения под действием электромагнитной помехи. В этот момент с помощью измерительного прибора 18 происходит измерение высокочастотного напряжения, приведшего к сбою в работе объекта 6 контроля.

Описанный процесс анализа восприимчивости испытуемой микросхемы циклически повторяется. Время цикла анализа восприимчивости задается первым 2 делителем частоты и первым 3 ждущим мультивибратором. Счетчик второго 13 делителя частоты считает число циклов измерений.

После окончания измерения оператором обнуляется счетчик второго 13 делителя частоты и после смены объекта 6 контроля процесс измерения повторителя. Эффективность предлагаемого устройства заключается в том, что оно позволяет значительно снизить затраты времени на определение порога восприимчивости при воздействии электромагнитных помех для цифровых микросхем, имеющих несколько выходов. Известное ранее устройство для контроля параметров логических элементов при воздействии электромагнитных помех [3] позволяет осуществлять контроль изменения выходного сигнала только по одному выходу, что требует проведения измерений порога восприимчивости при контроле по каждому выходу микросхемы в отдельности, а затем путем сравнительного анализа результатов определять наименьшее значение порога. Предлагаемое же устройство за счет введения блока 8 развязывающих элементов, блока 9 вычитающих элементов, элемента 21 ИЛИ позволяет осуществлять одновременный контроль изменения сигналов на всех выходах микросхемы и тем самым сразу определять значение порога восприимчивости и наиболее критичный к воздействию помехи выход. Применение блока 20 индикации со входом разрешения и инвертора 22 позволяет осуществить раздельную индикацию сбоев по каждому выходу, а также исключает возможность наступления случайных сбоев, необусловленных внешним электромагнитным воздействием. С помощью данного устройства удобно определять порог восприимчивости многовыходовых микросхем, таких как счетчики, регистры, дешифраторы.

Формула изобретения

Устройство для контроля параметров цифровых интегральных схем при воздействии электромагнитных помех, содержащее генератор импульсов, выход которого соединен с входом первого делителя частоты, входом развязывающего элемента, входными клеммами эталонного объекта, генератор помех, выход которого соединен с входом управляемого аттенюатора, выход которого соединен с выходом развязывающего элемента, входом измерительного прибора и входными клеммами объекта контроля, последовательно соединенные делитель с переменным коэффициентом деления, RS-триггер, элемент И-НЕ, второй делитель частоты, преобразователь код напряжение, преобразователь уровня, выход которого соединен с управляющим входом управляемого аттенюатора, последовательно соединенные первый делитель частоты и первый ждущий мультивибратор, выход которого соединен с установочным входом делителя частоты с переменным коэффициентом деления, с R-входом RS-триггера, вторым входом элемента И-НЕ и входом второго ждущего мультивибратора, выход которого подключен к клеммам для подключения установочных входов эталонного объекта и объекта контроля, блок установки коэффициента деления, выход которого соединен с управляющими входами делителя частоты с переменным коэффициентом деления, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем обеспечения одновременно контроля изменения всех выходных сигналов цифровых интегральных схем, имеющих несколько выходов под действием электромагнитных помех и раздельной индикации сбоя в работе по каждому выходу, в него введены последовательно соединенные блок развязывающих элементов, блок вычитающих элементов, блок индикации, а также элемент ИЛИ и инвертор, причем входы подачи эталонных сигналов блока вычитающих элементов соединены с выходными эталонного объекта, а выходы с входами элемента ИЛИ, выход которого соединен с входом делителя частоты с переменным коэффициентом деления, вход инвертора соединен с выходом RS-триггера, а выход с входом разрешения блока индикации, входы блока развязывающих элементов соединены с выходами объекта контроля, входы блока индикации соединены с выходами блока вычитающих элементов.

РИСУНКИ

Рисунок 1, Рисунок 2