Устройство для разделения и распознавания потока импульсных сигналов в реальном времени

 

Использование: радиолокация для обработки импульсной информации. Сущность изобретения: устройство содержит измеритель частоты (1), измеритель амплитуды (2), измеритель пеленга (3), блок обработки частоты и фазы (4), блок обработки амплитуды (5), измеритель времени прихода импульса (6), селектор по частоте (7), селектор по длительности (8), селектор по пеленгу (9), блок сравнения вида модуляции (10), блок сравнения пеленгов (11), блок управления записью (12), коммутатор записи (13), блок оперативной памяти импульсов (14), коммутатор считывания (15), блок сравнения частоты (16), блок сравнения девиации (17), блок сравнения длительности импульсов (18), блок решения подобия (19), блок решения по матрице (20), блок оперативной памяти номеров импульсов сигнала (21), блок усреднения частоты (22), блок усреднения девиации (23) блок усреднения длительности (24), блок определения максимальной амплитуды (25), блок вычисления периодов (26), блок усреднения пеленгов (27), блок оперативной памяти сигналов (28), блок идентификации сигналов (29), блок эталонных сигналов (30), дисплей (31), панель управления (32), принтер (33) и блок управления (34). В устройстве осуществляется разделение и распознавание в реальном времени каждого источника информации в суммарном импульсном потоке, содержащем сигналы от многих источников. 1 з.п. ф-лы, 3 ил.

Изобретение относится к области технической кибернетики и может быть использовано в радиолокации, в радиосвязи, в экспериментальной физике для обнаружения ядерных частиц и для регулирования потока транспорта.

Устройство предназначено для разделения и распознавания каждого источника информации в суммарном интенсивном потоке данных в реальном времени.

Наиболее характерным и обобщающим можно считать аппаратуру Cutlass фирмы Racal-Десса в Великобритании (C.L.Davies, P.Hollands, Automatic processingfor ESM, IEEE Proc v. 129, Рt, F, N 3, 1982), содержащую четыре измерителя частоты, длительности, времени прихода и пеленга импульса, блок интерфейса измерителей, буферный регистр, предпроцессор, четыре спецпроцессора, два центральных процессора, дисплей, панель управления и принтер.

Принципом работы устройства является моноимпульсное измерение четырех параметров каждого импульса в текущем времени, запоминание результатов измерения в буферном регистре, сравнение результатов измерения между импульсами в предпроцессоре с целью выявления сигналов с постоянными параметрами и уменьшения потока информации, разнообразная обработка в четырех спецпроцессорах параллельно: определение максимальной амплитуды, вычисление расстояния между импульсами, усреднение результатов измерения и определение факта изменения частоты, окончательное разделение потока на отдельные импульсные сигналы и распознавание сигналов в двух центральных процессорах и отображение и печать результатов обработки.

Дефектами в работе устройства являются недостаточный набор параметров импульса, недостаточное снижение интенсивности потока в предпроцессоре в современном потоке сигналов, содержащее небольшое количество сигналов с постоянными параметрами, низкое качество разделения потока сложных, с переменными параметрами и однотипных сигналов, разнообразные режимы работы устройства при обработке различного вида сигналов.

Аналогичными недостатками обладают и другие известные устройства для обработки импульсов в реальном времени.

Наиболее близким по технической сущности к изобретению является рассмотренная аппаратура Сutlass.

Устройство содержит измерители частоты, амплитудно-временных параметров, времени прихода импульса и пеленга, соединенных с блоком интерфейса измерителей, выход которого соединен с буферным регистром, с выхода которого информация поступает на вход предпроцессора, по выходу соединенного с входами четырех спецпроцессоров, и первым центральным процессором, выходы которых по общей шине соединены с вторым центральным процессором, дисплеем, панелью, управления и принтером.

Работа устройства происходит следующим образом.

С приходом каждого импульса производится измерение его несущей частоты, длительности, амплитуды, пеленга и времени прихода. Результаты измерения с помощью интерфейса передаются для запоминания в буферный регистр. И далее из регистра информация переписывается в предпроцессор по мере надобности, где она сравнивается на совпадение методом идентификации по ячейкам для выявления импульсов с одинаковыми параметрами (пеленг, частота, и длительность). После обработки в предпроцессоре информация обрабатывается параллельно в первом спецпроцессоре для определения максимальной амплитуды в выделенных сигналах с постоянными параметрами, втором спецпроцессоре расчет периодов повторения импульсов, в третьем усреднение результатов измерения, в четвертом выявление сигналов с изменением частоты. Вся информация с четырех спецпроцессоров поступает на первый центральный процессор, где производится окончательное разделение потока на отдельные сигналы, во втором центральном процессоре разделенные сигналы распознаются по эталонам и готовятся для отображения и печати.

Рассмотренное устройство работает по ограниченным видам сигналов и потоков.

Сущность изобретения заключается в возможности обработки в реальном времени сложного суммарного импульсного потока, содержащего сигналы от многих источников, в т.ч. однотипные и сложные сигналы с быстрыми изменениями параметров и наложившиеся во времени, решается введением новых блоков и связей, обеспечивающих оптимальную архитектуру устройства как с точки зрения алгоритмов обработки, так и с точки зрения быстродействия.

Кроме того, оптимальность архитектуры позволяет ее реализовать из простых составных частей, выполняющих упрощенные операции.

Изобретение поясняется фиг.1-3.

На фиг. 1 представлена блок-схема устройства для обработки импульсов в реальном времени, содержащая измеритель 1 частоты, измеритель 2 амплитуды, измеритель пеленга 3, блок обработки частоты и фазы 4, блок обработки амплитуды 5, измеритель времени прихода импульса 6, селектор по частоте 7, селектор по длительности 8, селектор по пеленгу 9, блок сравнения вида модуляции 10, блок сравнения пеленгов 11, блок управления записью 12, коммутатор записи 13, блок оперативной памяти 14, коммутатор считывания 15, блок 16 сравнения частоты, блок 17 сравнения девиации, блок 18 сравнения девиации, блок 18 сравнения длительности импульсов, блок 19 решения подобия, блок 20 решения по матрице, блок 21 оперативной памяти номеров импульсов сигналов, блок 22 усреднения частоты, блок 23 усреднения девиации, блок 24 усреднения длительности, блок 25 определения максимальной амплитуды, блок 26 вычисления периодов, блок 27 усреднения пеленгов, блок 28 оперативной памяти сигналов, блок 29 идентификации сигналов, блок 30 эталонных сигналов, дисплей 31, панель 32 управления, принтер 33 и блок 34 управления.

Блок обработки частоты и фазы 4 (фиг.2) содержит вычислитель средней частоты 35, вычислитель девиации частоты 36, вычислитель промежуточной суммы 37, определитель вида модуляции 38, блок 39 выдачи информации, счетчик числа фазовых переходов 40, блок управления 41.

Устройство для разделения и распознавания потока импульсных сигналов в реальном времени работает следующим образом.

Измерение параметров потока импульсных сигналов производится моноимпульсно и многократно за время действия импульса. Измерения частоты заполнения импульса могут производиться измерителем типа МИЧ через 50-100 нс (тактируются из блока обработки частоты и фазы). Это позволяет за время действия импульса усреднить результаты измерения частоты заполнения f_cp и определить также частотные параметры как величину девиации частоты и вид частотной и фазовой модуляции в импульсе. Эти параметры определяются в блоке обработке и частоты и фазы 4. Вычисление f_cp производится в реальном времени по итерационной формуле: по i-му измерению частоты в импульсе в вычислителе средней частоты 35.

Величина девиации частоты определяется в вычислителе девиации частоты 36 суммированием изменений частоты за импульс. В вычислителе промежуточной суммы 37 подсчет изменений частоты производится за фиксированное число дискретов измерений, позволяющих надежно зафиксировать преднамеренное изменение частоты и ее величину, повторяя эти вычисления за время действия импульса. Анализ результатов подсчета промежуточных сумм позволяет в определителе вида модуляции 38 установить характер изменений частоты в виде ±ЛЧМ; ±НЧМ и др. Кроме того, в измерителе частоты по выходу 2 факт скачка фазы частоты в импульсе отображается в виде скачка напряжения, число которых подсчитывается счетчиком числа фазовых переходов 40, фиксируя такой параметр как длина кода и вид модуляции ФМС. Все параметры определяются за время действия импульса и готовы к выдаче с помощью блока выдачи информации 39 через небольшое время после окончания импульса. Блок управления 41 тактирует измерение частоты по шине ТАКТЫ по команде НАЧАЛО ИМП, получаемой от общего порогового обнаружителя импульсов в измерителе амплитуды 2, и заканчивает по команде КОНЕЦ ИМП, а также тактирует работу вычислителей и блока выдачи информации.

Аналогична работа измерителя амплитуды 2 и блока обработки амплитуд 5. Измерение амплитуд А_i в измерителе 2 производится многократно. За время действия импульса, а результаты измерений в блоке 5 обрабатываются с целью определения уровня 0,5 А_max, длительности импульса команд НАЧАЛО ИМП и КОНЕЦ ИМП и максимальной амплитуды А_max. Импульсный видеосигнал поступает на вход порогового обнаружителя и на сигнальный вход АЦП. По тактовым импульсам происходит преобразование напряжения в код во времени с заданным дискретом в течение действия импульса. Результаты соседних измерений А_i сравниваются по выражению , где ΔA порог сравнения, учитывающий погрешность измерения напряжения. При первом результате A_n-A_n+1≅ ΔA выход с фронта на вершину импульса А_п А_max, а начало импульса на уровне А_max/2 фронта соответствует //-му отсчету i_нач.

Спад импульса обнаруживается, когда (A_i-A_i+1)>ΔA и отрицательно. При достижении на спаде уровня А_max/2 фиксируется соответствующий номер отсчета, который является концом импульса i_кон., а длительность импульса равна τ=(i_кон-i_нач)·ΔM, где ΔM масштаб дискрета.

Измеритель пеленга 3 выдает значение пеленга импульса и может быть построен на любой известной схеме в зависимости от назначения пеленгатора.

Измеритель времени прихода импульса 6 привязывает текущее время с высокой точностью к моменту достижения фронтов импульса уровня 0,5 А_max.

Результаты анализа параллельно поступают на три селектора по частоте 7, длительности 8 и пеленгу 9, а селекторы в реальном времени определяют, следует ли пропустить данные для дальнейшей обработки. В зависимости от результатов селекции блок управления записью 12 позволяет или не позволяет запись результатов измерения параметров импульса в блок оперативной памяти импульсов 14.

Одновременно информация о виде модуляции поступает на блок сравнения вида модуляции 10, который сравнивает вид модуляции последнего импульса с видом модуляции предыдущих импульсов и результат сравнения выдает в блок 12, который по результатам сравнения, управляя коммутатором записи 13, обеспечивает запись данных импульса в одну страницу блока оперативной памяти импульсов 14, если вид модуляции совпал, или в разные, если не совпал. Аналогично информация о пеленге одновременно подается на блок сравнения пеленгов 11 для определения равенства пеленга текущего импульса с предыдущими с учетом возможных погрешностей, и результат сравнения через блок 12 управляет коммутатором записи 13.

Блок оперативной памяти импульсов 14 строится по многостраничной организации с определенным объемом записи в каждую страницу, например данные о 64 импульсах, с многопортовым обращением. Дальнейшая обработка производится "порциями", записанными в каждую страницу, в которые запись уже произведена с учетом результатов предварительного разделения потока с помощью блоков 10 и 11.

Обеспечение быстрой обработки информации страниц осуществляется с помощью коммутатора считывания 15, который, имея два порта, позволяет вести конвейерную и параллельную обработку, подключая параллельных три блока сравнения частоты, девиации и длительности 16-18 к определенной странице памяти 14 и одновременно блоки 22-27 к предыдущей странице для окончания обработки ее информации. Вычисленные разности параметров в блоках 16-18 используются в блоке решения подобия 19 для вынесения решения о принадлежности двух импульсов к одному сигналу. Результаты решений по всем комбинациям пар импульсов записываются в блок решения по матрице 20 для дальнейшей обработки, заключающейся в уточнении этих результатов проверкой подобия решения каждой пары импульсов ко всем остальным импульсам и окончательном разделении на отдельные сигналы. Результаты разделения в виде номеров импульсов хранятся в блоке оперативной памяти номеров импульсов 21, откуда по мере надобности используются в блоках 22-27 при формировании описания каждого сигнала. При этом блок усреднения частоты 22 производит усреднение одинаковых значений частоты заполнения и определяет количество различных значений частоты, блок усреднения девиации 23 усредняет значения девиации частоты, блок усреднения длительности 24 вычисляет среднее значение длительности импульсов, блок определения максимальной амплитуды импульсов 25 определяет максимальную амплитуду среди всех импульсов сигналов, блок вычисления периодов 26 вычисляет временные расстояния между соседними импульсами сигнала, усредняет одинаковые значения периодов и определяет количество различных периодов и блок усреднения пеленгов 27 уточняет значение пеленга сигнала по пеленгам отдельных импульсов. Результаты формирования описания сигналов 28 направляются в блок идентификации сигналов 29, в котором по данным блока эталонных сигналов 30 определяется принадлежность сигналов его источникам, отображаются результаты работы на дисплее 31 и документируются на принтере 33, управление которыми осуществляется на панели управления 32. Блок управления 34 получает сообщение от блока оперативной памяти импульсов о наличии информации, от блоков 19, 20, 21 и 23 об окончании их работы и формирует команду начала работы блокам 16-18, 20 и 22-27, а также команду на переключение коммутатору считывания 15.

Формула изобретения

1. Устройство для разделения и распознавания потока импульсных сигналов в реальном времени, содержащее измеритель частоты, измеритель амплитуды, измеритель пеленга и измеритель времени прихода импульсов, блок оперативной памяти импульсов, блок сравнения частоты согласно выражению блок сравнения длительности согласно выражению блок сравнения пеленга согласно выражению блок управления, блок идентификации сигналов и блок эталонных сигналов, соединенные общей шиной с панелью управления, дисплеем и принтером, отличающееся тем, что введены блок обработки частоты и фазы, блок обработки амплитуд сигналов, селектор по частоте, селектор по длительности, селектор по пеленгу, блок сравнения вида модуляции сигналов согласно выражению блок управления записью, коммутатор записи, коммутатор считывания, блок сравнения девиации согласно выражению блок решения подобия согласно выражению блок решения по матрице согласно выражению блок усреднения частоты согласно выражению блок усреднения девиации согласно выражению блок усреднения длительности согласно выражению блок определения максимальной амплитуды импульсов, блок вычисления периодов согласно выражению блок усреднения пеленгов согласно выражению блок оперативной памяти номеров импульсов сигналов, блок оперативной памяти сигналов, где f, τ, α, МОД, Df и T_n средняя частота заполнения импульса, длительность импульса, пеленг, вид модуляции в импульсе, девиация частоты в импульсе и период следования импульсов сигнала, Δf, Δτ, Δα, ΔDf пороги сравнения соответствующих параметров, Δf_ij, ΔDf_ij, Δτ_ij, разности значений соответствующих параметров двух импульсов, Н обобщенный порог сравнения, k коэффициент оптимизации решения подобия строк матрицы, a_j и b_j решение "0" или "1" соответственно в а-й и b-й строке j-го столбца матрицы, соответствующего j-му импульсу, индексы i и j - номера импульсов последовательности, K номер импульса разделенного сигнала, n₁, n₂, число импульсов с одинаковыми значениями параметров в разделенном сигнале, n общее число импульсов в разделенном сигнале, при этом входы блока управления соединены соответственно с выходами блока решения по матрице, блока оперативной памяти номеров импульсов сигналов, блока оперативной памяти сигналов и коммутатора считывания, а выходы блока управления соответственно с входами блоков сравнения частоты, девиации и длительности, блока решения по матрице и блоков усреднения частоты, усреднения девиации, усреднения длительности, определения максимальной амплитуды импульсов, вычисления периодов и усреднения пеленгов и коммутатора считывания, два выхода измерителя частоты соединены с двумя входами блока обработки частоты и фазы, первый выход которого соединен с входами селектора по частоте, блока сравнения вида модуляции и с первым информационным входом коммутатора записи, второй выход соединен с входом измерителя частоты, первый выход измерителя амплитуды с входом блока обработки амплитуд, первый выход которого соединен с входом селектора по длительности и вторым информационным входом коммутатора записи, второй выход блока обработки амплитуд с входом измерителя времени прихода импульсов, выход которого соединен с третьим информационным входом коммутатора записи, с четвертым информационным входом которого соединен выход измерителя пеленга и входы селектора по пеленгу и блока сравнения пеленгов, второй и третий выходы измерителя амплитуды соединены с соответствующими входами блока обработки частоты и фазы и с соответствующими входами измерителя пеленга, выходы селектора по частоте, селектора по длительности и селектора по пеленгу, а также выходы блока сравнения вида модуляции и блока сравнения пеленгов соединены соответственно с первым пятым входами блока управления записью, выход которого соединен с управляющим входом коммутатора записи, n выходов которого соответственно соединены с n входами блока оперативной памяти импульсов, n выходов которого соединены с n входами коммутатора считывания, первый выход которого соединен с входами блоков сравнения частоты и сравнения девиации, второй выход с входом блока сравнения длительности, третий выход с входами блоков усреднения частоты и усреднения девиации, четвертый выход с входами блоков усреднения длительности и определения максимальной амплитуды импульсов, пятый выход с входом блока вычисления периодов, шестой выход с входом блока усреднения пеленгов, первые и вторые выходы блока сравнения частоты, блока сравнения девиации и блока сравнения длительности соединены с соответствующими входами блока решения подобия, выход которого соединен с входом блока решения по матрице, соединенного по выходу с блоком оперативной памяти номеров импульсов сигналов, выход которого соединен с вторыми входами блоков усреднения частоты, усреднения девиации, усреднения длительности, определения максимальной амплитуды импульсов, вычисления периодов и усреднения пеленгов, выход каждого из которых соединен с соответствующими входами блока оперативной памяти сигналов, выход которого соединен с входом блока идентификации сигналов, вход измерителя частоты является входом высокочастотного сигнала, вход измерителя амплитуды и входы измерителя пеленга соответственно входами видеосигналов.

2. Устройство по п.1, отличающееся тем, что блок обработки и фазы содержит вычислитель средней частоты, вычислитель девиации частоты, вычислитель промежуточной суммы, определитель вида модуляции, блок выдачи информации, счетчик числа фазовых переходов, блок управления, первый выход которого соединен с вычислителем средней частоты и вычислителем девиации частоты, второй выход с вычислителем промежуточной суммы, третий выход с блоком выдачи информации, четвертый выход с выходной шиной "Такты", первый вход соединен с входной шиной "Начало имп.", второй вход с входной шиной "Конец имп.", входная шина "Частота" соединена с входами вычислителя средней частоты, вычислителя девиации частоты и вычислителя промежуточной суммы, выходы вычислителя средней частоты, вычислителя девиации частоты и два выхода определителя вида модуляции соединены с четырьмя соответствующими входами блока выдачи информации, выход которого соединен с выходной шиной "Информация", выход вычислителя промежуточной суммы соединен с первым входом определителя вида модуляции, второй вход которого соединен с выходом счетчика числа фазовых переходов, вход которого соединен с входной шиной "Фаза".

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3