Цезиевый стандарт частоты

 

Использование: изобретение относится к квантовой радиофизике и может быть использовано при разработке атомных стандартов частоты /58/. Сущность: для повышения точности в цезиевый стандарт частоты, содержащий квантовый дискриминатор на основе атомно-лучевой трубки на атомах 133 Cs, усилитель, управляемый кварцевый генератор, умножитель частоты, смеситель частоты, синтезатор частоты, интегратор и сумматор, введены синхронный детектор, компаратор, амплитудный детектор, преобразователь напряжение-частота, синхронизирующий блок, первый и второй реверсивные счетчики, первый и второй цифроаналоговые преобразователи, делитель напряжения. 1 з.п.ф-лы, 4 ил.

Устройство относится к квантовой радиофизике и может быть использовано при разработке атомных стандартов частоты.

Известен квантовый стандарт частоты (КСЧ) [1] который содержит квантовый дискриминатор на основе атомно-лучевой трубки на атомах 133 Cs, интегратор, управляемый кварцевый генератор, умножитель частоты, смеситель частоты, синтезатор частоты, селективный усилитель низкой частоты (НЧ), генератор НЧ, синхронный детектор, причем первый выход управляемого кварцевого генератора соединен с первым входом умножителя, второй выход -с входом синтезатора частоты, а вход с выходом интегратора, выход умножителя частоты с первым входом смесителя частоты, а выход синтезатора частоты с вторым входом смесителя частоты, выход которого соединен с входом квантового дискриминатора, выход квантового дискриминатора через селективный усилитель соединен с первым входом синхронного детектора, выход которого через интегратор соединен с управляющим входом кварцевого генератора, а второй вход синхронного детектора соединен с выходом генератора НЧ.

Данный КСЧ имеет ограничение стабильности частоты из-за изменения фазового сдвига в селективном усилителе при изменении температуры или временного старения селективных элементов усилителя.

По технической сущности наиболее близким к предлагаемому является цезиевый стандарт частоты [2] (фиг.4), выбранный за прототип и содержащий квантовый дискриминатор 5 на основе атомно-лучевой трубки на атомах 133 Cs, интегратор 7, управляемый кварцевый генератор 1, умножитель 2 частоты, смеситель 4 частоты, подключенный к синтезатору 3 частоты, причем первый выход управляемого кварцевого генератора 1 соединен с первым входом умножителя 2 частоты, второй выход с входом синтезатора 3 частоты, а вход с входом интегратора 7, выход умножителя 2 частоты с первым входом смесителя 4 частоты, а вход синтезатора 3 частоты с вторым входом смесителя 4 частоты, выход которого соединен с входом квантового дискриминатора 5. В устройство введены первый делитель 26 частоты на К, второй делитель 27 частоты на восемь, N-разрядный кольцевой счетчик 28, восьмиканальный двунаправленный мультиплексор 29, восемь конденсаторов (С1.С8) 30 37, сумматор 18, первый инвертор 38, второй инвертор 39, усилитель 6 постоянного тока, схема 40 совпадения, например 3 ИЛИ-НЕ, резисторная матрица из (N-1) резисторов 41. Вход первого делителя 26 соединен с третьим выходом управляемого кварцевого генератора 1, а первый выход первого делителя 26 с входом второго делителя 27, второй выход первого делителя 26 соединен с тактовым входом кольцевого счетчика 28, первый выход второго каскада деления на два с первым адресным входом АО мультиплексора 29, второй выход этого каскада с первым входом схемы 40 совпадения 3 ИЛИ-НЕ, первый выход второго делителя 27 каскада деления на четыре соединен с вторым адресным входом А1 мультиплексора 29, второй выход каскада деления на четыре соединен с вторым входом схемы 40 совпадения 3 ИЛИ-НЕ, первый выход каскада деления на восемь второго делителя 27 соединен с третьим адресным входом А2 мультиплексора 29, второй выход каскада деления на восемь второго делителя соединен с третьим входом схемы 40 совпадения 3 ИЛИ-НЕ, выход схемы 40 соединен с входом сброса R кольцевого счетчика 28, (N-1) параллельные выходы которого через резисторную матрицу 41 соединены с вторым входом умножителя 2 частоты, а выход квантового дискриминатора 5 соединен с входом усилителя 6 постоянного тока, выход которого соединен с четвертым входом мультиплексора 29, а восемь выходов мультиплексора соединены соответственно через конденсаторы 30 37 (С1.С8) с общей шиной схемы, причем второй выход мультиплексора 29 соединен также с первым входом сумматора 18, третий выход с вторым входом сумматора 18, шестой выход через первый инвертор 38 соединен с третьим входом сумматора 18, седьмой выход мультиплексора 29 через второй инвертор 39 с четвертым входом сумматора 18, а выход сумматора 18 соединен с входом интегратора 7.

Устройство работает следующим образом.

Сигнал управляемого кварцевого генератора 1 частотой f умножается в умножителе 2 частоты до частоты f_у и подается на смеситель 4 частоты. Сюда же подается сигнал с синтезатора 3 частотой f_c. На выходе смесителя образуется спектр частот nf_у ± mf_c, где n,m 0, 1, 2, Нужная гармоника, совпадающая с частотой атомного перехода 9, 192631770 Гц, выделяется резонатором квантового дискриминатора 5. Сигнал с выхода квантового дискриминатора несет информацию об отклонении частоты кварцевого генератора 1 от частоты линии сверхтонкого перехода атомов 133 Cs. Этот сигнал, усиленный усилителем 6, поступает на четвертый вход аналогового мультиплексора 29. В то же время на первый, второй и третий управляющие входы (А0, А1, А2) мультиплексора поступают сигналы 4F, 2F, F соответственно, синхронные с частотой модуляции F. Сигнал модуляции F и сигналы для синхронного коммутирования отклика дискриминатора формируются с помощью первого делителя 26, второго делителя 27, кольцевого счетчика 28, схемы 40 3 ИЛИ-НЕ, резисторной матрицы 41, выполняющих функцию блока генератора НЧ.

Частота модуляции F определяется соотношением F f/8 K; F ≅ W где К любое целое число; W полуширина линии.

В результате каждая емкость, подключенная к одному из выходов аналогового мультиплексора, запоминает напряжение сигнала ошибки за одну восьмую часть периода. Сигналы с второго, третьего, шестого и седьмого выходов, имеющие наибольшее отношение сигнал/шум, инвертируемые инверторами 38, 39, складываются на сумматоре 18 и после интегратора 7 подаются на подстройку частоты управляемого кварцевого генератора 1. Таким образом, цепь АПЧ замыкается.

Для улучшения точности космической навигационной аппаратуры необходимо повысить точность стандарта частоты, являющегося опорным генератором для нее. Известные устройства не обеспечивают требуемую точность из-за статической ошибки в их системе автоподстройки частоты. Применение аналогового интегратора увеличивает габариты известного устройства, что ограничивает возможность использования его в космических и летательных аппаратах.

Техническим результатом предполагаемого изобретения является повышение точности КСЧ с одновременным уменьшением габаритов устройства.

Для достижения технического результата в известный квантовый стандарт частоты, содержащий квантовый дискриминатор на основе атомно-лучевой трубки на атомах 133 Cs, усилитель, управляемый кварцевый генератор, умножитель частоты, смеситель частоты, синтезатор частоты, интегратор и сумматор, причем первый выход управляемого кварцевого генератора соединен с первым входом умножителя частоты, второй выход с входом синтезатора частоты, второй вход умножителя частоты с первым выходом генератора низкой частоты, выход умножителя частоты с первым входом смесителя частоты, а выход синтезатора частоты с вторым входом смесителя частоты, а выход смесителя соединен с входом квантового дискриминатора, выход дискриминатора с первым входом усилителя, дополнительно введены синхронный детектор, компаратор, амплитудный детектор, преобразователь напряжение-частота, синхронизирующий блок, первый и второй реверсивные счетчики, первый и второй цифроаналоговые преобразователи, делитель напряжениях, причем выход усилителя соединен с первым входом синхронного детектора и входом интегратора, а выход интегратора с вторым входом усилителя, второй вход синхронного детектора соединен с вторым выходом генератора низкой частоты, выход синхронного детектора соединен с входом компаратора и с входом амплитудного детектора, выход компаратора соединен с входами направления счета первого и второго реверсивных счетчиков, а выход амплитудного детектора с входом преобразователя напряжение-частота, выход которого соединен с первым входом синхронизирующего блока, первый выход синхронизирующего блока соединен с тактовым входом первого реверсивного счетчика, второй выход с входом параллельной записи первого счетчика, третий выход с тактовым входом второго счетчика, второй вход соединен с выходом переноса первого счетчика и с входом разрешения счета второго счетчика, выходы первого счетчика соединены с первым входом сумматора через последовательно соединенные первый цифро-аналоговый преобразователь и делитель напряжения, а выходы второго счетчика соединены с вторым входом сумматора через второй цифроаналоговый преобразователь, выход сумматора соединен с входом управляемого кварцевого генератора.

Синхронизирующий блок содержит D-триггер, первую и вторую схемы совпадения, формирователь импульса установки триггера, первый и второй инверторы, при этом первые входы схем совпадения объединены с входом формирователя импульса установки и входом первого инвертора и являются первым входом синхронизирующего блока, вторые входы первой и второй схем совпадения подключены соответственно к инверсному и прямому выходам D-триггера, S-вход которого подключен к входу формирователя импульса уставки, второй вход которого является вторым входом синхронизирующего блока, выходы первой и второй схем совпадения являются соответственно первым и вторым выходами блока, выход первого инвертора подключен к тактовому входу триггера и через второй инвертор к третьему выходу синхронизирующего блока, R и D-входы триггера соединены с цепью нулевого потенциала.

Сущность предлагаемого технического решения заключается в том, что за счет введения амплитудного детектора, преобразователя напряжение-частота и связей между ними формируется промежуточное частотно-импульсное модулирование сигнала ошибки, а введение компаратора, синхронизирующего блока, первого и второго реверсивных счетчиков, первого и второго цифро-аналоговых преобразователей, делителя напряжения и связей между ними позволило провести цифровое накопление и хранение сигнала ошибки.

Тем самым система автоподстройки становится астатической и устраняется сдвиг от начальной расстройки, что позволяет повысить точность. Одновременно уменьшаются габариты устройства, так как введенные признаки позволили отказаться от элементов аналоговой техники и провести микроминиатюризацию стандарта за счет цифрового исполнения.

На фиг. 1 представлена структурная схема предлагаемого КСЧ; на фиг.2а - структурная схема синхронизирующего блока, входящего в предлагаемый КСЧ; на фиг. 2б схема формирования импульса установки триггера; на фиг.3 диаграммы, поясняющие работу КСЧ.

На фиг.4 представлена структурная схема известного КСЧ (прототипа).

Предлагаемый КСЧ (см. фиг.1) содержит управляемый кварцевый генератор 1, первый выход которого соединен с первым входом умножителя 2 частоты, второй выход через синтезатор 3 частоты соединен с вторым входом смесителя 4 частоты, первый вход которого соединен с выходом умножителя 2 частоты, а выход с входом квантового дискриминатора 5, выход которого соединен с первым входом усилителя 6, выход усилителя 6 соединен с входом интегратора 7 и первым входом синхронного детектора 8, выход интегратора 7 соединен с вторым входом усилителя 6, а выход детектора 8 с объединенными входами компаратора 9 и амплитудного детектора 10, выход последнего через преобразователь напряжение-частота 11 соединен с первым входом синхронизирующего блока 12, выход компаратора 9 соединен с входами направления счета первого 13 и второго 14 реверсивных счетчиков, тактовый вход, вход параллельной записи первого реверсивного счетчика 13 и тактовый вход второго реверсивного счетчика 14 соединены соответственно с первым, вторым и третьим выходами синхронизирующего блока 12, второй вход которого соединен с выходом переноса первого счетчика 13 и входом разрешения записи второго счетчика 14, выходы первого 13 и второго 14 реверсивных счетчиков соединены с соответствующими входами первого 15 и второго 16 цифроаналоговых преобразователей, выход первого цифроаналогового преобразователя через делитель напряжения 17 соединен с первым входом сумматора 18, выход второго 16 цифроаналогового преобразователя соединен с вторым входом сумматора 18, выход которого соединен с входом управляемого кварцевого генератора 1, второй вход умножителя 2 частоты соединен с первым выходом генератора низкой частоты 19, второй выход которого соединен с вторым входом синхронного детектора 18.

Синхронизирующий блок содержит D-триггер 20, первую 21 и вторую 22 схемы совпадения, формирователь 23 импульса установки триггера, первый 24 и второй 25 инверторы, при этом первые входы схем совпадения 21 и 22 объединены с входом формирователя 23 импульса установки и входом первого инвертора 24 и является первым входом синхронизирующего блока, вторые входы первой 21 и второй 22 схем совпадения подключены соответственно к инверсному и прямому выходам D-триггера 20, S-вход которого подключен к входу формирователя 23 импульса установки, второй вход которого является вторым входом синхронизирующего устройства, выходы первой 21 и второй 22 схем совпадения являются соответственно первым и вторым выходами блока, выход первого инвертора 24 подключен к тактовому входу триггера 20 и через второй инвертор 25 к третьему выходу синхронизирующего блока, R и D-входы триггера 20 соединены с цепью нулевого потенциала.

В предлагаемом КСЧ управляемый кварцевый генератор 1, умножитель 2, синтезатор 3, смеситель 4 выполнены из известных элементов, аналогично описанным в работе [1] Синхронный детектор 8 выполнен на основе интегральных микросхем 590КН4, аналогично описанному в работе [5] В качестве компаратора 9 может использоваться интегральная микросхема 521САЗ.

Амплитудный детектор 10 выполнен на базе микросхемы 140УД17А, аналогично описанному в работе [7] В качестве преобразователя напряжение-частота 11 может быть использована интегральная микросхема 1108ПП1 [4] Реверсивные счетчики выполняются на базе микросхем 564ИЕ11 или аналогичных [3] В качестве цифроаналоговых преобразователей используются микросхемы 594ПА1 [4] что определило в примере конкретного выполнения разрядность реверсивных счетчиков 12.

В качестве делителя напряжения используется резистивный делитель.

Сумматор 18 может быть выполнен на базе микросхемы 140УД17А, аналогично описанному в [6] Интегратор 7 выполнен на базе микросхемы 140УД17А, аналогично описанному в [6] Усилитель 6 выполнен на основе стандартных операционных усилителей, аналогично усилителю 6 известного устройства (прототипа).

В качестве генератора низкой частоты может быть использована как схема, применяемая в прототипе, так и описанная в литературе [1] Синхронизирующий блок 12 выполнен на базе микросхем 564ТМ2, 564ЛА7 и 564ЛН1 или им аналогичных.

Предлагаемый КСЧ работает следующим образом.

Сигнал управляемого кварцевого генератора (КГ) 1 частотой f умножается в умножителе 2 частоты до частоты f_у и подается на смеситель 4 частоты. Сюда же подается сигнал с синтезатора 3 частотой f_c. На выходе смесителя 4 образуется спектр частот nf_у±mf_c, где n,m 0,1,2.

Нужная гармоника, совпадающая с частотой атомного перехода 9, 192631770 ГГц, выделяется резонатором квантового дискриминатора 5. Переменная составляющая сигнала с выхода квантового дискриминатора несет информацию об отклонении частоты кварцевого генератора 1 от частоты линии сверхтонкого перехода атомов 133 Cs. Сигнал с выхода дискриминатора 5, содержащий постоянную и переменную составляющие, поступает на вход усилителя 6. При помощи интегратора 7, имеющего малую постоянную времени (не более 100 мс), усилитель 6 отфильтровывает постоянную составляющую и усиливает переменную.

Переменный сигнал поступает на первый вход синхронного детектора 8, на второй вход которого подается сигнал от генератора низкой частоты 19, синхронный с сигналом модуляции F1, подаваемым на второй вход умножителя 2 частоты. С выхода синхронного детектора продетектированный сигнал поступает на вход компаратора 9, формирующего сигнал логического уровня, показывающего направление расстройки КГ, и на вход амплитудного детектора 10, который формирует напряжение одной полярности, сохраняя его амплитуду.

С выхода детектора 10 однополярный сигнал, несущий информацию о величине расстройки, поступает на вход преобразователя 11 напряжение-частота, где он преобразуется в последовательность логических импульсов, частота следования которых пропорциональна амплитуде входного сигнала. Логические импульсы поступают на первый вход синхронизирующего блока 12. Синхронизирующий блок обеспечивает совместную работу первого 13 и второго 14 счетчиков и работает следующим образом (фиг.3).

В начальный момент времени второй счетчик 14 и первый счетчик 13 установлены в среднее положение. Сигнал на выходе переполнения первого счетчика 13 равен логической единице, запрещая при помощи формирователя 23 импульса установки триггера, выполненного, например, в виде, приведенном на фиг.2б, установку триггера 20 в состояние логической единицы по основному выходу Q и, запрещая счет импульсов второму счетчику 14. Импульсы от блока 11 поступают на первый вход схемы совпадения 21 и при сигнале логической единицы с инверсного выхода триггера 20 поступают на тактовый вход "С" первого счетчика 13. Первый счетчик 13 с учетом сигнала с выхода компаратора 9 осуществляет накопление и хранение информации о расстройке КГ. При переполнении первого счетчика 13 в любую сторону на его выходе переноса формируется сигнал логического нуля, разрешающий счет второму счетчику 14 и с помощью формирователя 23 импульса установки триггера установку триггера 20 в состояние логической единицы по основному выходу Q. По обратному перепаду тактового импульса триггер 20 устанавливается в состояние логической единицы, тем самым запрещая прохождение следующего тактового импульса на второй вход первого счетчика 13 и разрешая его прохождение на третий вход этого счетчика. При приходе следующего импульса с выхода блока 11 изменяется на единицу состояние второго счетчика 14 и одновременно по входам параллельной записи (на фиг. не показаны) в первый счетчик 13 записывается код, устанавливая его в середину диапазона. Это приводит к появлению логической единицы на выходе переноса первого счетчика 13 и, следовательно, к разрешению прохождения импульсов с блока 11 на вход "С" первого счетчика 13. Тем самым синхронизирующий блок позволяет создать 24-х разрядный код на выходе счетчиков (при использовании 12-и разрядной сетки), в котором младший разряд второго счетчика 14 соответствует переполнению 11-и младших разрядов первого счетчика 13, но переключается только при переполнении первого счетчика 13. Выходной код с выходов первого 13 и второго 14 счетчиков поступает на соответствующие входы цифроаналоговых преобразователей 15 и 16, где преобразуются в аналоговое напряжение по закону:

где U_вых выходное напряжение цифроаналогового преобразователя;
U_оп опорное напряжение, равное 10 В;
N_вх входной код.

Напряжение с выхода первого цифроаналогового преобразователя 15 поступает на вход делителя напряжения 17 с коэффициентом передачи 1/2048, необходимым для согласования напряжения. С выхода делителя напряжения 17 сигнал подается на один из входов сумматора 18, на другой вход которого подается напряжение с выхода второго цифроаналогового преобразователя 16. С выхода сумматора 18 напряжение подается на подстройку частоты управляемого кварцевого генератора 1. Таким образом цепь АПЧ замыкается.

Из анализа описания видно, что в предлагаемой цепи АПЧ при любом постоянном внешнем воздействии установившаяся ошибка равна нулю, что исключает статическую ошибку системы, в частности от начальной расстройки, и повышает точность стандарта частоты. Применение данной схемы в несколько раз улучшило точностные параметры цезиевого стандарта частоты. Одновременно с этим применение цифровых схем, а также отсутствие избирательных цепей дают возможность уменьшить габариты стандарта на 30 40%

Формула изобретения

1. Цезиевый стандарт частоты, содержащий квантовый дискриминатор на основе атомно-лучевой трубки на атомах ¹³³Cs, усилитель, управляемый кварцевый генератор, умножитель частоты, смеситель частоты, синтезатор частоты, интегратор и сумматор, причем первый выход управляемого кварцевого генератора соединен с первым входом умножителя частоты, второй выход с первым входом синтезатора частоты, второй вход умножителя частоты с первым выходом генератора низкой частоты, выход умножителя частоты с первым входом смесителя частоты, а выход синтезатора частоты с вторым входом смесителя частоты, а выход смесителя соединен с входом квантового дискриминатора, выход дискриминатора с первым входом усилителя, отличающийся тем, что дополнительно введены синхронный детектор, компаратор, амплитудный детектор, преобразователь напряжение частота, синхронизирующий блок, первый и второй реверсивные счетчики, первый и второй цифроаналоговые преобразователи, делитель напряжения, причем выход усилителя соединен с первым входом синхронного детектора и входом интегратора, а выход интегратора с вторым входом усилителя, второй вход синхронного детектора соединен с вторым выходом генератора низкой частоты, выход синхронного детектора соединен с входом компаратора и входом амплитудного детектора, выход компаратора соединен с входами направления счета первого и второго реверсивных счетчиков, а выход амплитудного детектора с входом преобразователя напряжение частота, выход которого соединен с первым входом синхронизирующего блока, первый выход синхронизирующего блока соединен с тактовым входом первого реверсивного счетчика, второй выход с входом параллельной записи этого счетчика, третий выход с тактовым входом второго счетчика, второй вход с выходом переноса первого счетчика и входом разрешения счета второго счетчика, выходы первого счетчика соединены с первым входом сумматора через последовательно соединенные первый цифроаналоговый преобразователь и делитель напряжения, а выходы второго счетчика соединены с вторым входом сумматора через второй цифроаналоговый преобразователь, выход сумматора соединен с управляющим входом кварцевого генератора.

2. Стандарт по п. 1, отличающийся тем, что синхронизирующий блок содержит D-триггер, первую и вторую схемы совпадения, формирователь импульса установки триггера, первый и второй инверторы, при этом первые входы схем совпадения объединены с входом формирователя импульса установки и входом первого инвертора и являются первым входом синхронизирующего блока, вторые входы первой и второй схем совпадения подключены соответственно к инверсному и прямому выходам D-триггера, S-вход которого подключен к выходу формирователя импульса установки, второй вход которого является вторым входом синхронизирующего блока, выход первого инвертора подключен к тактовому входу триггера и через второй инвертор к третьему выходу синхронизирующего блока, R- и D-входы триггера соединены с цепью нулевого потенциала, выходы первой и второй схем совпадения являются соответственно первым и вторым выходами блока.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4