Синхронно-асинхронный и асинхронно-синхронный преобразователь

 

Изобретение относится к синхронно-асинхронному и асинхронно-синхронному преобразователю. Преобразователь включает ЗУ (SRAM), имеющее первый и второй порт, командную схему первого порта (SPM), соединенную с первым портом, с входной синхронной мультиплексной линией связи (ME) и выходной синхронной мультиплексной линией связи (MS), и командную схему второго порта (APM), соединенную со вторым портом, с входным асинхронным каналом связи (LE) через ЗУ ячеек (M) типа FIFO, и с выходным асинхронным каналом связи (LS). Команда (MF) вне преобразователя, подаваемая в командные схемы портов, позволяет выбрать режим работы преобразователя, в первом режиме работы (M32) каждый временной интервал кадра синхронной мультиплексной системы предназначается для одного канала связи, а во втором режиме работы (M1) все временные интервалы одного синхронного кадра предназначаются для одного канала. 3 з.п. ф-лы, 7 ил.

Изобретение относится к области передачи данных, в частности к обеспечению подключения коммутационных систем, основанных на асинхронном режиме передачи (ATM-режиме), к системам, основанным на синхронном режиме передачи (STM- режиме). Действительно введение коммутаторов ATM-типа в современную сеть требует их функционирования во взаимосвязи с коммутаторами STM-типа.

STM-режим характеризуется мультиплексированием нескольких линий связи с пропускной способностью 64 кбит/с в одном и том же кадре (MIC). Этот кадр делится на 32 временных интервала (IT) от IT0 до IT32. Каждый временной интервал предназначается для отдельного канала связи и имеет пропускную способность 64 кбит/с. Начало кадра маркируется известной комбинацией элементов данных, содержащейся во временном интервале IT0, определяемой как комбинация синхронизации.

ATM-режим характеризуется мультиплексированием на одном и том же носителе ячеек (комбинаций элементов данных) из 36 байтов, например, идентифицируемых заголовком из 4 байтов и имеющих информационное содержание из 32 байтов. Пропускная способность носителя не зависит от пропускной способности каналов связи, которые он пропускает.

Синхронно-асинхронное преобразование кадра MIC включает: запись в память 32 байтов каждого канала для формирования информационного содержания ячеек; присоединение к каждой ячейке заголовка, задаваемого для каждого канала; мультиплексирование различных ячеек в одном и том же носителе.

Асинхронно-синхронное преобразование включает: идентификацию канала путем анализа заголовка принимаемой информации ячейки; запись в память полезного содержимого принимаемой информации ячеек; считывания байта в памяти и передача на MIC в каждый интервал времени IT.

Устройства, используемые обычно для синхронно-асинхронного преобразования, осуществляют преобразование единственного цифрового канала с низкой или высокой пропускной способностью и включают кодирующее устройство и декодирующее устройство. Кодирующее устройство создает ячейку (кодовую комбинацию), исходя из цифровой последовательности, путем считывания битов или восьмибитовых слов (байтов), затем добавляет метку для маркировки операции. Декодирующее устройство выполняет обратную операцию и восстанавливает рекуррентную последовательность, исходя из информации, содержащейся в ячейках с упомянутой меткой.

Задача изобретения создание синхронно-асинхронного и асинхронно-синхронного преобразователя, способного вводить в ячейки входные данные мультиплексированной синхронной системы, придавая либо номер виртуального канала каждому временному интервалу кадров этой мультиплексированной синхронной системы, либо номер виртуального канала тридцати двум временным интервалам кадра, и наоборот, способного преобразовывать в синхронные кадры ячейки входящей мультиплексированной асинхронной системы.

Указанный результат достигается тем, что синхронно-асинхронный и асинхронно-синхронный преобразователь, соединенный посредством входных и выходных синхронных мультиплексных линий с синхронной сетью для передачи по синхронным мультиплексным линиям информации с кадровой синхронизацией, каждый кадр которой разделен на тридцать два временных интервала, предназначенных, по меньшей мере, для одного канала связи, и соединенный также посредством входных и выходных мультиплексных асинхронных связей с асинхронной сетью для передачи информации, содержащей заголовок и информационную часть из тридцати двух байтов, при этом преобразователь содержит запоминающее устройство с произвольной выборкой с первым и вторым портами, а также, согласно изобретению, содержит: командный блок первого порта, имеющий вход/выход, соединенный с первым портом запоминающего устройства с произвольной выборкой, вход/выход, соединенный с входной синхронной мультиплексной линией, вход/выход, соединенный с выходной синхронной мультиплексной линией,
вход сигнала кадровой синхронизации,
вход бит-сигнала синхронизации и вход сигнала выбора режима работы,
и командный блок второго порта, имеющий
первый вход/выход, соединенный с вторым портом запоминающего устройства с произвольной выборкой,
второй вход/выход, соединенный с входной асинхронной мультиплексной линией и с выходной мультиплексной асинхронной линией,
вход сигнала местного времени и
вход сигнала выбора режима работы, соединенный с командным блоком первого порта.

При этом предпочтительно, что в преобразователе для первого режима работы, при котором каждый временной интервал кадра предназначен для одного канала, запоминающее устройство включает:
две зоны адресов, каждая из которых имеет тридцать два блока адреса по тридцать два байта каждый,
тридцать две зоны данных, каждая из которых имеет четыре блока данных по тридцать два байта каждый,
зону дескрипторов, имеющую один дескриптор одного байта на блок данных,
зону указателя считывания, имеющую один указатель считывания байта на зону данных,
зону указателя записи, имеющую один указатель записи байта на зону данных,
и зону-семафор одного байта.

Также предпочтительно, что в преобразователе для второго режима работы, в котором все временные интервалы каждого кадра предназначены для одного и того же канала, запоминающее устройство включает две зоны адресов, каждая из которых имеет один блок по тридцать два байта, зону указателя записи, имеющую указатель записи одного байта, зону указателя считывания, имеющую указатель считывания одного байта, и зону-семафор одного байта.

И, кроме того, преобразователь предпочтительно содержит запоминающее устройство с ячейками типа FIFO, включенное между входной асинхронной мультиплексной линией связи от асинхронной сети и вторым входом командного блока второго порта.

Изобретение поясняется на примерах его осуществления, иллюстрируемых чертежами, на которых представлено следующее:
на фиг. 1 схема преобразователя, выполненного согласно изобретению; на фиг. 2 схемы структуры памяти с двумя портами (фиг.2,а относится к режиму работы М32, а фиг.2,б к режиму работы М1); на фиг.3 формат адресного слова памяти; на фиг.4 формат указателя записи памяти; на фиг.5 формат указателя считывания памяти; на фиг.6 формат дескриптора памяти; на фиг.7 формат заголовка ячеек, передаваемых преобразователем.

Как показано на фиг.1, преобразователь содержит память (SRAM) с двумя портами с произвольной выборкой, первый порт, называемый синхронным портом, и второй порт, называемый асинхронным портом, командный блок синхронного порта SPM, командный блок асинхронного порта APM и память M ячеек типа FIFO.

Командный блок синхронного порта SPM связан с входной синхронной мультиплексной линией связи МЕ и выходной синхронной мультиплексной линией связи МS, а также с синхронным портом памяти SRAM.

Командный блок SPM принимает кадровый синхросигнал HT и синхронизирующий бит-сигнал HB от восстановителя частоты синхроимпульсов (не показан), соединенного с входной синхронной мультиплексной линией связи МЕ.

Командный блок асинхронного порта APM соединен с асинхронным портом памяти SRAM, а также с выходным асинхронным каналом связи LS и через память M с входным асинхронным каналом связи LE. Командный блок APM принимает сигнал синхронизирующего канала HL местного тактового генератора (не показан). Входная и выходная асинхронные линии связи имеют 11 параллельных выводов каждая: 8 разрядных выводов для данных и по одному для начальной ячейки на нулевом уровне в начале соответствующей ячейки, т.е. в первом байте заполненной ячейки, для заполненной ячейки на нулевом уровне в течение всего времени заполнения ячейки и для байта синхросигнала с пропускной способностью канала асинхронной связи.

Вход памяти М соединен с входным асинхронным каналом связи LE, а выход - с командным блоком APM. Память М имеет разрядность 9 бит, из них 8 разрядов соединены с восемью разрядными выводами F1/8, а девятый разряд соединен с выводом начала запоминания ячейки F9, вход проверки правильности считывания соединен с выводом заполнения ячейки F10, для запоминания информации входных заполненных ячеек, а вход записи соединен с выводом синхросигнала F11. Память М образует буфер, предназначенный для снижения скорости передачи в битах, принимаемой по входному асинхронному каналу связи LE, чтобы обеспечить ее совместимость со скоростью обработки информации командным блоком второго порта APM. Память М содержит только заполненные ячейки.

Командные блоки синхронного порта SPM и асинхронного порта APM представляют собой программируемые логические схемы, например, микросхему XC 3090 компании XILINX.

Преобразователь, соответствующий изобретению, может работать в двух рабочих режимах, причем выбор режима осуществляется внешней командой MF, воздействующей на командные блоки SPM и APM. В первом режиме работы (М32) номер виртуального канала присваивается каждому временному интервалу кадра, а во втором режиме работы (М1) номер виртуального канала присваивается 32 временным интервалам кадра синхронной мультиплексной линии связи.

Память SRAM включает 8192 байтовых слова. На фиг.2 представлены структуры памяти для режимов М32 и М1 соответственно. Адреса Ad байтов представлены в шестнадцатиричном коде, причем адрес 0000 является адресом первого байта, а адрес IFFF адресом 8192-го байта памяти.

На фиг. 2,а изображены последовательно, начиная с первого байта, первая зона адресов Z0.С, вторая зона адресов Z1.C, тридцать две зоны данных от Z0. D до Z31.D, зона дескрипторов Z.DES, зона указателей считывания Z.PTL, зона указателей записи Z.PTE, неиспользуемая зона ZNUI и зона-семафор ZS.

Зоны адресов Z0.С и Z1.С включают каждая 32 блока адресов от BC0 до ВС31 по 32 байта каждый. Адреса начала и конца совокупности этих двух зон соответственно 00000 и 07FF.

Зоны данных от Z0.D до Z31.D включают каждая четыре блока данных от BD0 до BD3 по 32 байта каждая. Адреса начала и конца совокупности этих двух зон соответственно 0800 и 17FF.

Зона дескрипторов Z. DES включает 128 дескрипторов в один байт каждый, адреса начала и конца этой зоны соответственно 1800 и 187F.

Зона указателей считывания Z.PTL включает 32 указателя считывания в один байт каждый, адреса начала и конца этой зоны соответственно 1880 и 189F.

Неиспользуемая зона ZNUI включает 1855 байтов.

Зона-семафор является адресным байтом IFFF, это последний байт памяти.

На фиг. 2, б изображены последовательно, начиная с первого байта, адрес 00000, первая зона адресов Z0.C1, вторая зона адресов Z1.C1, неиспользуемая зона ZNU2, зона данных Z0.D, неиспользуемая зона ZNU3, дескрипторная зона Z. DES, зона указателя считывания Z.PTL, зона указателя записи Z.PTE, неиспользуемая зона ZNU1 и зона-семафор ZS.

Зоны адресов Z0. C1 и Z1.C1 образованы каждая блоком BC0 на 32 байта. Адреса начала и конца совокупности этих двух зон соответственно 0000 и 003F.

Неиспользуемая зона ZNU2 включает 1984 байта и заканчивается в адресе 07FF, который соответствует на фиг.2,а концу второй зоны адресов Z1.C.

Зона данных Z0.D включает, как в случае фиг.2,а, четыре блока данных от BD0 до BD3. Адреса начала и конца этой зоны 0800 и 087F. Адреса начала и конца те же, что и на фиг.2,а, для блока данных Z0.D.

Неиспользуемая зона ZNU3 насчитывает 3968 байтов и заканчивается в адресе 17FF, который соответствует на фиг.2,а концу зоны адресов Z31.D, эта неиспользуемая зона соответствует зонам данных Z1.D до Z31.D на фиг.2,а.

Дескрипторная зона Z. DES включает 128 байтов, из которых лишь четыре первых используются, как на фиг.2,а; адреса начала и конца этой зоны соответственно 1800 и 187F.

Зона указателя считывания Z.PTL включает 32 байта, из которых лишь первый используется, как на фиг.2,а; адреса начала и конца соответственно 1880 и 189F.

Зона указателя записи Z.PTE включает 32 байта, из которых лишь первый используется, как на фиг.2,а; адреса начала и конца этой зоны соответственно 18A0 и 18B0.

Неиспользуемая зона ZNU1 подобна показанной на фиг.2,а.

Зона-семафор ZS подобна зоне-семафору на фиг.2,а, образующий ее байт также имеет адрес IFFF.

На фиг.3 изображена структура байта зоны-семафора ZS по фиг.2. Этот байт используется для диалога между командным блоком синхронного порта SPM и командным блоком асинхронного порта APM, а используется лишь младший бит. Бит S позиционируется блоком SPM, он проходит от нуля до конца заполнения зоны адресов Z0.C или Z0.C1, и от какого-нибудь номера до конца заполнения зоны адресов Z1.C или Z1.C1 памяти SRAM, бит S используется блоком APM.

На фиг. 4 представлена структура указателя записи, образованного одним байтом и используемого блоком APM для присвоения блоков каждой зоны данных от Z0.D до Z31.D. Существует один указатель записи на зону данных для указания блока из названной зоны, в котором будет размещена информация ближайшей ячейки, поступающей в канал, соответствующий названному блоку. В байте одного указателя считывания биты 0 и 1, имеющие маркировку PTE 1, используются для указания номера блока, где должно быть размещено содержимое одной ячейки, принимаемой путем считывания памяти М ячеек.

На фиг.5 изображена структура указателя считывания, образованного одним байтом и используемого блоком SPM для идентификации считываемого байта в каждой зоне данных. Существует один указатель записи на зону данных для указания байта, который должен быть передан по выходной синхронной мультиплексной линии связи MS. В байте указателя считывания биты 0-6, маркируемые PTL, указывают номер байта для выходной синхронной мультиплексной линии MS, бит 7 байта не используется.

На фиг.6 изображена структура дескриптора, образованного одним байтом и используемого для определения состояния занятости блоков зон данных. Существует один дескриптор на блок, т.е. 128 дескрипторов. Дескриптор указывает состояние, свободное или занятое, блока. В байте дескриптора используется лишь бит 0, маркируемый D. Бит D имеет значение 0 для указания свободного состояния блока и значение 1 для указания занятого состояния блока.

Операции кодирования и декодирования полностью асинхронны. Конфликты с обращением к памяти SRAM разрешаются с использованием резервных зон для считывания или записи. Командный блок синхронного порта SPM действует в режиме записи в направлении кодирования (от входной синхронной мультиплексной линии связи ME к выходной асинхронной линии связи LS) и в режиме считывания в направлении декодирования (от входной асинхронной линии связи LE к выходной синхронной мультиплексной линии связи MS). Командный блок асинхронного порта APM действует в режиме считывания в направлении кодирования и записи в направлении декодирования.

Работа преобразователя при кодировании в режиме М32 использует зоны адресов Z0. C и Z1.C и зону-семафор ZS по фиг.2,а, образующие для этого режима раздел адресов памяти SRAM. Каждому байту одного и того же блока зон адресов соответствует один из 32 кодируемых каналов.

На практике, блок содержит данные 32 временных интервалов IT0 до IT31 одного кадра входного синхронного мультиплексного канала связи, следовательно, постоянно имеется 64 кадра, записываемые в память SRAM через блок SPM. Режим хранения в двух зонах адресов соответствует кольцевому буферу. Для кодирования блок SPM выполняет следующие функции:
прием информации из входного мультиплексного синхронного канала связи, маршрут которого задается входной синхронной мультиплексной линией ME;
параллельное включение, временной интервал за временным интервалом, восьми битов каждого временного интервала, причем первый принимаемый бит является старшим двоичным разрядом, последний принимаемый бит является младшим двоичным разрядом;
запись в память SRAM в порядке временных интервалов IT. Блок SPM включает счетчик адресов по модулю 2048, синхронизируемый тактовым сигналом кадра HT для обеспечения того, что целостность принимаемого кадра сохраняется в том блоке, где он хранится. Последовательные IT записываются с возрастающими адресами, от IT0 в первом до IT31 в последнем. Заданный адрес содержит всегда IT одного разряда. Запись в память SRAM осуществляется со скоростью входного мультиплексного синхронного канала связи, т.е. блок за 125 мкс и зона за 4 мс. Постоянно 64 последних принимаемых кадра хранятся в памяти SRAM, запись в один и тот же адрес будет происходить 64 кадра спустя, т.е. 6 мс;
запись семафорного байта ZS памяти SRAM в конце заполнения зоны. Он содержит 0 или 1 зоны адресов, в которой блок SPM не работает. Это указание об освобождении зоны используется блоком APM для передачи ячеек, соответствующих свободной зоне адресов.

Для кодирования блок APM включает счетчик IT и счетчик блоков. Счетчик IT указывает номер канала в ходе кодирования, а счетчик блоков указывает номер блока адресов в ходе кодирования. В режиме М32 эти оба счетчика являются счетчиками по модулю 32. Счетчик блоков получает приращение после считывания байта одного блока, а счетчик IT после считывания 32 байтов, т.е. после считывания байта в каждом из 32 блоков зоны адресов.

При кодировании функции, выполняемые блоком APM в режиме 32, указаны ниже, причем каждая зона адресов Z0.C и Z1.C включает 32 блока, а каждый блок содержит один байт каждого из кодируемых каналов, следовательно, полная зона содержит 32 рабочих байта каждого канала, т.е. содержимое одной ячейки каждого канала. После операции кодирования блок APM считывает адресный байт и, если бит адресного байта изменил состояние, блок APM запоминает новое значение бита и начинаются операции кодирования в зоне адресов, указанной битом S.

Счетчики IT и блоков установлены в нуль, поэтому блок APM осуществляет следующие операции:
посылка по выходному асинхронному каналу связи LS заголовка четырех байтов (фиг. 7), который соответствует каналу IT0, данные которого хранятся в байте 0 каждого блока зоны адресов;
считывание в память SRAM и посылка по выходному асинхронному каналу связи LS байта 0 блока BC0 зоны адресов;
приращение счетчика блоков, который указывает при этом блок BCI зоны адресов, считывание и посылку по каналу связи LS байта 0 блока BCI и т.д. до считывания байта 0 блока BC31 зоны адресов;
приращение счетчика IT, который указывает при этом ITI; предшествующие операции, указанные для IT0, повторяются для каждого из 31 остальных каналов. Когда байт 31 блока BC31 зоны адресов считывается и посылается по выходному синхронному каналу связи LS, счетчик IT и счетчик блоков установлены в нуль, а блок APM контролирует семафорный байт для обнаружения изменения состояния бита S; если состояние не изменилось, блок APM передает пустые ячейки по каналу связи LS.

На фиг. 7 представлена структура заголовка в поле, предназначенном для битов 8-15 виртуального канала, лишь младшие разряды битов 8-13 используются блоком APM. Эти 5 битов соответствуют номеру используемого IT, для IT0 индикация виртуального канала соответствует 00000, а для IT31 индикация виртуального канала соответствует 11111.

Быстродействие блока APM выбирается таким образом, что полное кодирование зоны осуществляется за промежуток времени, ниже продолжительности ее заполнения блоком SPM. В связи с этим в конце кодирования 32 каналов блок APM контролирует семафорный байт для обнаружения нового изменения бита S; пока состояние бита S не изменилось, блок APM передает пустые ячейки по выходному асинхронному каналу связи LS.

При работе преобразователя в режиме кодирования М1 используются зоны адресов Z0. C1 и Z1.C1 и зона-семафор ZS (фиг.2,б), образующие в этом режиме область адресов памяти SRAM. Каждая зона адресов сводится к одному блоку BC0, содержащему 32 байта, пронумерованных от 0 до 31, которые образуют информационное содержание кодируемого канала. Структура и использование семафорного байта такие же, что и при режиме работы М32, описанном ранее.

Работа блока SPM идентична работе в режиме М32, однако лишь два последних кадра входной синхронной мультиплексной системы связи хранятся в памяти SRAM, причем каждый блок двух зон адресов содержит один кадр. Таким образом, считывание с одного и того же адреса будет происходить спустя два кадра, т. е. 250 мс, при этом режиме М1 счетчик адресов блока SPM является счетчиком по модулю 64.

Как и в режиме М32, кодирование начинается при обнаружении блоком APM состояния бита S байта и семафора. В этом режиме М1 счетчик IT блока APM по-прежнему является счетчиком по модулю 32, но так как каждая зона адресов имеет лишь один блок, его счетчик блока при режиме М1 блокируется на нуле. Как только блок APM обнаружит изменение состояния бита S, он осуществляет следующие операции:
посылка по выходному асинхронному каналу связи LS заголовка четырех байтов, структура которого подобна структуре заголовка, указанного в режиме М32 и изображенного на фиг.7. Так как в режиме М1 кодируется единственный канал, то индикация виртуального канала соответствует 00000.

считывание в памяти SRAM и посылка по выходному асинхронному каналу связи LS 32 байтов блока зоны адресов, указанного битом S.

Порядок считывания байтов в блоке такой же, что и при записи, т.е. вначале байт, содержащийся в IT0.

Так же, как и при режиме работы М32, быстродействие блока APM выбирается таким образом, что продолжительность кодирования зоны адресов ниже продолжительности ее заполнения блоком SPM.

Работа преобразователя при декодировании использует в рабочих режимах М32 и М1 память М типа FIFO, в которой хранятся входные ячейки.

Разгрузка этой памяти М осуществляется через командный блок асинхронного порта APM, который располагает своим собственным синхросигналом для ячейки, образованным делением синхросигнала HL местного тактового генератора.

Для правильной разгрузки командный блок APM должен считывать в памяти М первый байт ячейки при переходе синхросигнала ячейки. Для этого память М имеет разрядность 9 бит, из которых 8 бит предназначены для хранения данных ячеек, и девятый бит предназначен для указания начала ячейки. Этот девятый бит устанавливается в нуль при записи в память М первого байта ячейки. Процесс синхронизации состоит в следующем:
систематическое считывание памяти М при переходе синхросигнала ячейки;
если девятый считываемый бит является действующим, то синхронизация эффективна, командный блок APM приступает к считыванию и обработке 35 остальных байтов ячейки;
если девятый бит является недействующим, считывания памяти М не происходит.

Работа преобразователя при декодировании в режиме М32 использует зоны данных Z0.D до Z31.D, дескрипторную зону Z.DES, зону указателя считывания Z. PLT и зону указателя записи Z.PTE памяти SRAM (фиг.2,а), которые образуют для этого режима M32 область данных памяти. Каждый блок зон данных содержит одну ячейку для декодирования, причем каждая зона предназначается для одного из каналов для декодирования. Каждый из 128 дескрипторов предназначается для одного блока зон данных, для указания свободного или занятого состояния этого блока. Каждый из 32 указателей записи предназначается для одной зоны данных, для указания блока, в котором будет размещена ближайшая ячейка, поступающая по соответствующему каналу. Каждый из 32 указателей считывания предназначается для одной зоны данных. Функции, выполняемые командным блоком APM, при достижении синхронизации памяти М, состоят в следующем:
считывание заголовка принимаемой ячейки и запоминание номера виртуального канала, содержащегося в заголовке; пять младших битов номера виртуального канала указывают двоичный номер зоны данных, где блок APM должен разместить содержимое принимаемой ячейки;
считывание указателя записи названной зоны, который указывает номер блока для хранения содержимого принимаемой ячейки;
размещение содержимого ячейки в блоке побайтно и по возрастающим адресам;
установление в 1 дескриптора блока;
приращение устройства по модулю 4 указателя записи зоны, где размещается ячейка.

Для декодирования командный блок синхронного порта SPM включает счетчик временных интервалов по модулю 32 и счетчик зон по модулю 32, используемые в режимах М32 и М1, причем счетчик зон блокируется в нуль в режиме М1, поскольку в этом режиме имеется лишь одна зона данных. Счетчик временных интервалов синхронизируется синхросигналом кадра HT (фиг.1). В режиме М32 счетчик зон действует со скоростью счетчика временных интервалов.

Функции, выполняемые блоком SPM, в режиме М32 состоят в следующем:
считывание указателя считывания, соответствующего зоне, указанной счетчиком зон;
считывание дескриптора блока, соответствующего указателю считывания, для определения свободного или занятого состояния блока; номер блока получают делением на 32 номера, содержащегося в указателе считывания;
если блок заполнен, считывание байта, заданного указателем считывания, и приращение указателя считывания блока; если блок считан не полностью, считывание указателя считывания, соответствующего новому временному интервалу; если блок считан полностью, установка в нуль дескриптора и считывание указателя считывания, соответствующего новому временному интервалу, указанному счетчиком интервалов;
если блок не заполнен, передача кода перерыва байта, по выходной синхронной мультиплексной линии связи.

При работе преобразователя при декодировании в режиме М1 используется зона данных Z0.D, дескрипторная зона Z.DES, зона указателя считывания Z.PTL и зона указателя записи Z. PTE памяти SRAM (фиг.2,б), которые образуют в режиме М1 область данных памяти. Каждый блок зоны данных содержит декодируемую ячейку, причем каждый блок предназначается для одного декодируемого канала.

Функции, выполняемые командным блоком APM, те же, что и указанные для декодирования в режиме М32. Следует заметить, что в режиме М1 имеется лишь одна зона данных Z0.D и что каждая принимаемая ячейка содержит 32 временных интервала одного канала, следовательно, одного кадра выходного синхронного мультиплексного канала связи. Номер виртуального канала всегда указывает упомянутую зону Z0. D, следовательно, имеется лишь один указатель записи для указания блока для хранения принимаемой ячейки и четыре дескриптора, по одному на каждый блок зоны.

Работа блока SPM в режиме М1 сравнима с работой в режиме М32, однако, в режиме М1 имеется лишь одна зона данных Z0.D, следовательно, лишь один указатель считывания, который считывается независимо от номера временного интервала, даваемого счетчиком временных интервалов блока SPM. Счетчик зон блокируется на нуле. Функции, выполняемые командным блоком SPM, состоят в следующем:
считывание указателя считывания;
считывание дескриптора блока, соответствующего указателю считывания, для определения состояния блока; один и тот же дескриптор считывается 32 раза последовательно, поскольку один дескриптор связан с одним блоком и блок содержит данные 32 последовательных IT, причем первый байт считывается в интервале IT 0, последний байт считывается в интервале IT 32;
если блок заполнен, считывание байта, заданного указателем считывания блока, и приращение указателя считывания; если блок считан не полностью, считывание указателя считывания, как только счетчик временных интервалов подает новый номер IT; если блок считан полностью, установка на нуль D 0 дескриптора и считывание указателя считывания, как только счетчик подает новый номер IT;
если блок не заполнен, передача кода перерыва байта по выходной синхронной мультиплексной линии связи.

Синхронно-асинхронный и асинхронно-синхронный преобразователь, выполненный согласно изобретению, обеспечивает работу в режимах М32 и М1, причем выбор осуществляется внешней командой MF, воздействующей на командные блоки SPM и APM, для ограничения в режиме М1 зон адресов и данных, используемых для памяти SRAM, а также числа дескрипторов, числа указателей считывания и числа указателей записи.

Формула изобретения

1. Синхронно-асинхронный и асинхронно-синхронный преобразователь, соединенный посредством входных и выходных синхронных мультиплексных линий с синхронной сетью для передачи по синхронным мультиплексным линиям информации с кадровой синхронизацией, каждый кадр которой разделен на тридцать два временных интервала, предназначенных по меньшей мере для одного канала связи, и соединенный также посредством входных и выходных мультиплексных асинхронных связей с асинхронной сетью для передачи информации, содержащей заголовок и информационную часть из тридцати двух байтов, при этом преобразователь содержит запоминающее устройство с произвольной выборкой с первым и вторым портами, отличающийся тем, что содержит командный блок первого порта, имеющий вход/выход, соединенный с первым портом запоминающего устройства с произвольной выборкой, вход/выход, соединенный с выходной синхронной мультиплексной линией, вход сигнала кадровой синхронизации, вход бит-сигнала синхронизации и вход сигнала выбора режима работы, и командный блок второго порта, имеющий первый вход/выход, соединенный с вторым портом запоминающего устройства с произвольной выборкой, второй вход/выход, соединенный с входной асинхронной мультиплексной линией и с выходной мультиплексной асинхронной линией, вход сигнала местного времени и вход сигнала выбора режима работы, соединенный с командным блоком первого порта.

2. Преобразователь по п.1, отличающийся тем, что для первого режима работы, при котором каждый временной интервал кадра предназначен для одного канала, запоминающее устройство включает две зоны адресов, каждая из которых имеет тридцать два блока адреса по тридцать два байта каждый, тридцать две зоны данных, каждая из которых имеет четыре блока данных по тридцать два байта каждый, зону дескрипторов, имеющую один дескриптор одного байта на блок данных, зону указателя считывания, имеющую один указатель считывания байта на зону данных, зону указателя записи, имеющую один указатель записи байта на зону данных, и зону-семафор одного байта.

3. Преобразователь по п.1, отличающийся тем, что для второго режима работы, в котором все временные интервалы каждого кадра предназначены для одного и того же канала, запоминающее устройство включает две зоны адресов, каждая из которых имеет один блок по тридцать два байта, зону указателя записи, имеющую указатель записи одного байта, зону указателя считывания, имеющую указатель считывания одного байта, и зону-семафор одного байта.

4. Преобразователь по п.1, отличающийся тем, что содержит запоминающее устройство с ячейками типа FIF0, включенное между входной асинхронной мультиплексной линией связи от асинхронной сети и вторым входом командного блока второго порта.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7