Устройство синхронизации

 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной технике. Технический результат - создание устройства сихронизации, обеспечивающего формирование серии синхроимпульсов с частотой следования, равной частоте следования тактовых импульсов. Технический результат достигается тем, что для формирования пакета синхроимпульсов требуемой длительности на выходе устройства синхронизации 8 по сигналу команды управления, поступающего с управляющего входа 6 устройства на вход D-триггера 4, последний переводит синхронный RS-триггер 3 в единичное состояние. Синхронный RS-триггер 3 открывает элемент И 5 и начинается формирование серии синхроимпульсов. По заднему фронту сигнала команды управления элемент ЗАПРЕТ 2 выдает импульс на перевод синхронного RS-триггера в нулевое состояние. Далее закрывается элемент И 5 и завершается формирование серии синхроимпульсов с заданными параметрами. 4 ил.

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.

Известно устройство для синхронизации импульсов [1], содержащее три триггера и элемент И-НЕ, причем первый вход первого триггера соединен с первым входом элемента И-НЕ, второй вход которого соединен с выходом первого триггера, а выход элемента И-НЕ соединен с первым входом второго триггера, причем первый вход третьего триггера подключен к выходу первого триггера, второй вход которого соединен с выходом второго триггера, второй вход которого связан со входом инвертора. Выход инвертора соединен с третьим входом элемент И-НЕ и со вторым входом третьего триггера.

Однако данное устройство не формирует серии синхроимпульсов из последовательности тактовых импульсов по сигналу команды управления.

Наиболее близким аналогом к предлагаемому устройству по технической сущности является устройство синхронизации и формирования серии импульсов [2], содержащее информационную шину, соединенную с S-входом первого триггера, шину тактовых импульсов, соединенную с C-входом второго триггера, прямой выход которого соединен с выходной шиной, инвертор, вход которого соединен с инверсным выходом первого триггера, а выход - с D-входом второго триггера, инверсный выход которого соединен с R-входом первого триггера.

Однако данное устройство не позволяет формировать заданной серии синхроимпульсов с такой же частотой следования и длительностью, что и частота следования и длительность тактовых импульсов. Это объясняется тем, что D-триггер, непосредственно участвующий в формировании серии синхроимпульсов переключается только по сигналу на C-входе и притом в состояние, предписываемое D-входом.

Целью изобретения является создание устройства синхронизации, обеспечивающего формирование серии синхроимпульсов с частотой следования, равной частоте следования тактовых импульсов.

Цель достигается тем, что в устройство синхронизации, содержащее RS-триггер, у которого S-вход подключен к управляющему входу устройства, а у D-триггера C-вход подключен к тактовому входу устройства, дополнительно введены линия задержки, элемент ЗАПРЕТ и элемент И. Прямой вход элемента ЗАПРЕТ через линию задержки подключен к управляющему входу устройства, к которому также подключены инверсный вход элемента ЗАПРЕТ и D-вход D-триггера. Выход D-триггера подключен к C-входу синхронного RS-триггера. К R-входу синхронного RS-триггера подключен выход элемента ЗАПРЕТ. Выход синхронного RS-триггера и тактовый вход устройства подключены соответственно к первому и второму входам элемента И, выход которого является выходом устройства синхронизации.

При такой совокупности существенных признаков предлагаемое устройство позволяет формировать по сигналу команды управления без каких-либо изменений серию синхроимпульсов необходимой длины. При этом параметры синхроимпульсов составляющих эту серию имеют ту же частоту следования и длительность, что и тактовые импульсы.

На фиг. 1 приведена схема устройства синхронизации; на фиг. 2 - временные диаграммы, поясняющие принцип работы устройства; на фиг. 3 - схема элемента ЗАПРЕТ; на фиг. 4 - временные диаграммы, поясняющие принцип работы элемента ЗАПРЕТ.

Предлагаемое устройство, показанное на фиг. 1, состоит из линии задержки (ЛЗ) 1, элемента ЗАПРЕТ 2, синхронного RS-триггера 3, D-триггера 4, элемента И 5, входов соответственно управления 6 и тактовых импульсов 7, а также выхода устройства 8 синхронизации. S-вход синхронного RS-триггера 3 подключен к управляющему входу 6 устройства. C-вход D-триггера 4 подключен к тактовому входу 7 устройства. Прямой вход элемента ЗАПРЕТ 2 через ЛЗ 1 подключен к управляющему входу 6 устройства, к которому также подключены инверсный вход элемента ЗАПРЕТ 2 и D-вход D-триггера 4, выход которого подключен к C-входу синхронного RS-триггера 3. К R-входу синхронного RS-триггера 3 подключен выход элемента ЗАПРЕТ 2. Выход синхронного RS-триггера 3 и тактовый вход 7 устройства подключены соответственно к первому и второму входам элемента И 5, выход которого является выходом устройства 8 синхронизации.

Элемент ЗАПРЕТ 2 предназначен для формирования на его выходе логической единицы только при одновременном присутствии на его инвертном входе логического нуля, а на прямом входе логической единицы. Функциональная схема данного элемента приведена на фиг. 3, на фиг.4 показаны временные диаграммы его работы.

Схема элемента ЗАПРЕТ 2 включает элемент НЕ 2.1 и элемент И 2.2. Вход элемента НЕ 2.1 и второй вход элемента И 2.2 являются соответственно инверсным и прямым входами элемента ЗАПРЕТ 2. Выход элемента НЕ 2.1 соединен с первым входом элемента И 2.1, выход которого является выходом элемента ЗАПРЕТ 2.

ЛЗ 1 в данном устройстве предназначена для задержки сигнала команды управления на величину, в 2-3 раза превышающую длительность среднего времени задержки распространения сигнала t_ср.зд.р в синхронном RS-триггере. Схемы построения ЛЗ такого назначения известны. В частности, она может быть реализована на четырех элементах НЕ [3, с. 54, рис. 2.4].

Все остальные элементы, входящие в общую (фиг. 1) и частную (фиг. 3) схемы устройства синхронизации, известны. Так, принципы работы и схемы синхронного RS-триггера, D-триггера, элементов НЕ и И описаны в [3, с.172, рис. 6.5, 6.6, с. 12-15].

Заявляемое устройство работает следующим образом.

В исходном состоянии сигнал команды управления на управляющий вход 6 устройства не подается (уровень напряжения логический нуль) (фиг. 2а). Синхронный RS-триггер 3 и D-триггер 4 находятся в нулевом состоянии - на прямых выходах формируется напряжение, соответствующее логическому нулю. Последовательность тактовых импульсов поступает на C-вход D-триггера 4 и на вход элемента И 5 (фиг. 2f). При необходимости формирования серии синхроимпульсов на управляющий вход 6 устройства подаются сигнал команды управления - импульс длительностью T - уровень напряжения логической единицы (фиг. 2а). Далее этот импульс поступает на S-вход синхронного RS-триггера 3. D-вход D-триггера 4, а также через ЛЗ 1 на прямой вход и инверсные входы элемента ЗАПРЕТ 2. В результате этого в момент прихода на C-вход D-триггера 4 очередного импульса с тактового входа устройства на его выходе будет сформирован импульс, который откроет синхронный RS-триггер 3 для записи соответствующего состояния (фиг. 2d), т.е. синхронный RS-триггер 3 перейдет в единичное состояние (фиг. 2e) по переднему фронту сигнала команды управления. Сигнал логической единицы на прямом выходе синхронного RS-триггера 3 откроет элемент И 5 для формирования на его выходе серии синхроимпульсов. В момент окончания сигнала управления элемент ЗАПРЕТ 2 сформирует короткий импульс (фиг. 2с, 4с) τ_и . Импульс τ_и формируется благодаря двум логическим операциям, совершаемым в элементе ЗАПРЕТ 2 (фиг. 3). Первая операция - инвертирование элементом НЕ 2.1 поступающего сигнала управления (импульс Т) на противоположный (фиг. 4а). Вторая операция - выполнение логического умножения элементом И 2.2. Данная логическая операция производится между сигналом управления (фиг. 2b, 4b), поступающего с выхода ЛЗ 1 и задержанного на величину (2... 3)T_{ср.зд.р.} и сигналом с выхода элемента НЕ 2.1, поступающего соответственно на первый и второй входы элемента И 2.2. В результате на выходе последнего (фиг. 2с, 4с) будет сформирован короткий импульс τ_и , длительностью равный (2. . 3) t_ср.зд.р, которую обеспечивает ЛЗ 1. Такая величина задержки объясняется тем, что ЛЗ 1 участвует в формировании на выходе элемента ЗАПРЕТ 2 (фиг. 3,4 a,a',b) импульса (фиг. 2c, 4c), переводящего синхронный RS-триггер 3 в нулевое состояние. Кроме того, известно [3,с.52-55], что для бесперебойной работы цифровых узлов, и, в частности, синхронного RS-триггера 3 необходим импульс с минимальной длительностью τ_и , в 2-3 раза превышающей среднее время распространения сигнала. ЛЗ 1 в данном устройстве представляет собой цепочку четырех элементов НЕ, соединенных каскадно [3, с.54, рис. 2.4]. Одновременно на выходе D-триггера 4 по переднему фронту очередного импульса тактовой частоты (фиг 2f) и окончания сигнала команды управления (фиг. 2а) установится уровень логического нуля. Завершится действие импульса, поступающего на C-вход синхронного RS-триггера 3. Элемент И 5 закроется. Устройство синхронизации перейдет в исходное состояние.

По сравнению с прототипом устройство синхронизации не вносит изменения в параметры синхроимпульсов формируемой серии - частоту следования (фиг. 2g) и длительность t тактовых импульсов. Тогда как в устройстве-прототипе [2] длительность импульсов t^* (фиг. 2. 1g) в формируемой серии равна периоду следования тактовых импульсов Т^* (фиг. 2.1f). Техническая реализация предлагаемого устройства и устройства-прототипа на однотипной элементной базе в первом случае позволяет достичь работы устройства с частотой формирования серии синхроимпульсов большей, чем во втором. Другими словами, потенциальная производительность заявляемого устройства, больше, чем у известного [2].

Источники информации 1. А.С. СССР N 790212, кл. H 03 K 5/13, 1980.

2. А.с. СССР N 1483617, кл. H 03 K 5/135, 1989 3. Потемкин И. С. Функциональные узлы цифровой автоматики. - М.: Энергоатомиздат, 1988.

Формула изобретения

Устройство синхронизации, содержащее RS-триггер, R-вход которого подключен к управляющему входу устройства, и D-триггер, С-вход которого подключен к тактовому входу устройства, отличающееся тем, что в устройство дополнительно введены линия задержки, элемент ЗАПРЕТ и элемент И, прямой вход элемента ЗАПРЕТ через линию задержки подключен к управляющему входу устройства, к которому также подключены инверсный вход элемента ЗАПРЕТ и D-вход D-триггера, выход которого подключен к С-входу синхронного RS-триггера, к R-входу которого подключен выход элемента ЗАПРЕТ, выход синхронного RS-триггера и тактовый вход устройства подключены соответственно к первому и второму входам элемента И, выход которого является выходом устройства синхронизации.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4