Счетчик импульсов в коде грея с контролем

 

Изобретение относится к импульсной технике. Технический результат - повышение надежности функционирования. Счетчик импульсов в коде Грея с контролем содержит управляющий триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, инвертор, RS-триггер, первый и второй элементы ИЛИ-НЕ, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ разрядов, элементы ИЛИ-НЕ разрядов, счетные триггеры, логический элемент первого разряда, элемент ИЛИ второго разряда, элемент ИЛИ-НЕ третьего разряда, первый и второй дополнительные элементы ИЛИ-НЕ логического элемента, шину счетных импульсов, шину обнуления, контрольный выход. Технический результат достигается за счет введения элемента ИЛИ-НЕ, организации инверсного выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, дополнительного входа сброса RS-триггера и организацией новых связей между элементами. 1 ил.

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления.

Известен счетчик импульсов в коде Грея (см. авторское свидетельство СССР N 1156253 от 13.12.83, МКИ: H 03 K 21/40, "Счетчик импульсов в коде Грея", Э. К. Есипов, Г.И. Шишкин, опубликовано 15.05.85, Бюл. N 18), содержащий в каждом разряде триггер, первый и второй элементы И и первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого кроме первого разряда соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ предыдущего разряда, первый вход - с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ последующего разряда, а второй вход - с прямым выходом триггера данного разряда, счетный вход которого соединен с выходом первого элемента И, первый вход которого, кроме первого разряда, соединен с прямым выходом триггера предыдущего разряда, а также первый и второй D-триггеры, третий элемент И и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первые входы вторых элементов И каждого, кроме первого, разряда соединены с инверсным выходом триггера предыдущего разряда, вторые входы - с вторыми входами первых элементов И и с выходом второго элемента И предыдущего разряда, а выход - с вторыми входами первых элементов И последующего разряда, первые входы первого и второго элементов И первого разряда соединены соответственно с инверсным и прямым выходами первого D-триггера, вторые входы соединены с C-входом первого D-триггера и с выходом третьего элемента И, первый вход которого соединен с инверсным выходом второго D-триггера, а второй вход - с его первым C-входом и с шиной счетных импульсов, второй C-вход второго D-триггера соединен с установочной шиной и с входами обнуления триггеров разрядов, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первого разряда соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с вторым D-входом второго D-триггера и с D-входом первого D-триггера, инверсный выход которого соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым D-входом второго D-триггера.

Недостатком данного счетчика является недостаточная полнота контроля в связи с отсутствием контроля установки в исходное состояние триггеров разрядов.

Известен счетчик импульсов в коде Грея с контролем (см. патент РФ N 1697583 от 05.09.89, МКИ: H 03 K 21/40, "Счетчик импульсов в коде Грея с контролем", И.И. Дикарев, Л.Б. Егоров, Г.И. Шишкин, опубликовано 10.06.95 БИ N 16), содержащий два управляющих D-триггера со статическим управлением, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, инвертор, элемент ИЛИ-НЕ, D-триггер с инверсным тактовым входом, контрольный выход и n разрядов, где n 2, каждый из которых содержит D-триггер, элемент ИЛИ-НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и логический элемент, выполненный в каждом разряде, начиная с второго, в виде элемента ИЛИ, в каждом разряде первый и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с информационным входом и прямым выходом D-триггера данного разряда, в каждом разряде, кроме первого, первый вход элемента ИЛИ-НЕ соединен с инверсным выходом D-триггера предыдущего разряда, прямой выход D-триггера которого соединен с первым входом логического элемента последующего разряда, второй вход логического элемента которого соединен с вторым входом элемента ИЛИ-НЕ того же разряда и выходом логического элемента предыдущего разряда, в каждом разряде, кроме последнего, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ последующего разряда, первый и второй входы элемента ИЛИ-НЕ первого разряда соединены соответственно с инверсным выходом и тактовым входом первого управляющего D-триггера, прямой выход которого соединен с первым входом логического элемента первого разряда и первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с прямым выходом второго управляющего D-триггера, а выход - с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к шине счетных импульсов, тактовому входу второго управляющего D-триггера и через инвертор - к второму входу логического элемента первого разряда и тактовому входу первого управляющего D-триггера, информационный вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первого разряда и информационным входом второго управляющего D-триггера, вход сброса которого подключен к шине обнуления и входу сброса D-триггера каждого разряда, тактовый вход которого соединен с выходом элемента ИЛИ-НЕ данного разряда, а первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ последнего разряда соединен с шиной управления, инверсный выход D-триггера с инверсным тактовым входом соединен с контрольным выходом, логический элемент в первом разряде содержит первый и второй дополнительные элементы ИЛИ-НЕ, первый и второй входы первого дополнительного элемента ИЛИ-НЕ являются соответственно первым и вторым входами логического элемента, в котором выход первого дополнительного элемента ИЛИ-НЕ соединен с первым входом второго дополнительного элемента ИЛИ-НЕ, выход которого соединен с выходом логического элемента, первый и второй входы элемента ИЛИ-НЕ счетчика соединены соответственно с прямым выходом D-триггера последнего разряда и выходом логического элемента последнего разряда, а выход - с вторым входом второго дополнительного элемента ИЛИ-НЕ логического элемента первого разряда и установочным S-входом D-триггера с инверсным тактовым входом, установочный R-вход которого соединен с шиной обнуления и третьим входом второго дополнительного элемента ИЛИ-НЕ логического элемента первого разряда, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с инверсным тактовым входом D-триггера, информационный вход которого соединен с шиной нулевого потенциала и входами установки первого управляющего D-триггера, шина обнуления соединена с входами установки второго управляющего D-триггера и D-триггеров разрядов.

Недостатком данного счетчика является низкая надежность функционирования, связанная: 1) с низкой надежностью контроля триггерных устройств, осуществляемого во время действия импульса начальной установки, обусловленной тем, что наличие исходного состояния триггерного устройства, контролируемое по прямому выходу, еще не свидетельствует, что это состояние триггер сохранит после окончания указанного импульса (в частности, при таком контроле не проверяется целостность цепей обратной связи триггерного устройства, исправность логического элемента 19 ИЛИ, см. схему D-триггера, приведенную на фиг. 2 описания к авторскому свидетельству N 1697583); 2) с возможностью ложного переключения D-триггера второго разряда счетчика за счет формирования импульса помехи на его C-входе во время первого переключения D-триггера первого разряда; 3) с возможностью одновременного формирования сигналов "лог. 1" на R и S-входах D-триггера с инверсным тактовым входом; при использовании в качестве указанного D-триггера микросхем в интегральном исполнении такой режим работы D-триггера является запрещенным.

Задачей, решаемой предлагаемым техническим решением, является создание счетчика импульсов в коде Грея с контролем с повышенной надежностью функционирования.

Технический результат, заключающийся в повышении надежности функционирования, достигается тем, что в счетчик импульсов в коде Грея с контролем, содержащий шину счетных импульсов, шину обнуления, управляющий и контрольный триггеры, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, инвертор, первый элемент ИЛИ-НЕ и контрольный выход, в каждом разряде - триггер, элемент ИЛИ-НЕ и логический элемент, в каждом разряде с первого по (n-1)-й, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом шина счетных импульсов подключена к тактовому входу управляющего триггера и ко входу инвертора, шина обнуления соединена с входами сброса контрольного триггера, управляющего триггера и триггера каждого разряда, тактовый вход которого соединен с выходом элемента ИЛИ-НЕ данного разряда, в каждом разряде, с первого по (n-2)-й, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с прямым выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ последующего разряда, в каждом разряде с первого по (n-1)-й, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с прямым выходом триггера данного разряда, в каждом разряде, кроме первого, первый вход элемента ИЛИ-НЕ соединен с инверсным выходом триггера предыдущего разряда, прямой выход которого соединен с первым входом логического элемента последующего разряда, второй вход логического элемента каждого разряда, кроме первого, соединен с выходом логического элемента предыдущего разряда, первый и второй входы логического элемента первого разряда соединены соответственно с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом инвертора, выход логического элемента последнего разряда соединен со вторым входом первого элемента ИЛИ-НЕ счетчика, логический элемент выполнен в каждом разряде с второго по (n-1)-й в виде элемента ИЛИ, логический элемент в первом разряде содержит первый и второй дополнительные элементы ИЛИ-НЕ, первый и второй входы первого дополнительного элемента ИЛИ-НЕ являются соответственно первым и вторым входами логического элемента, в котором выход первого дополнительного элемента ИЛИ-НЕ соединен с первым входом второго дополнительного элемента ИЛИ-НЕ, выход которого соединен с выходом логического элемента, введен второй элемент ИЛИ-НЕ, в элемент ИСКЛЮЧАЮЩЕЕ ИЛИ первого разряда введен инверсный выход, контрольный триггер выполнен в виде RS-триггера с дополнительным входом сброса, управляющий триггер и триггеры разрядов выполнены в виде счетных триггеров, а логический элемент последнего разряда выполнен в виде элемента ИЛИ-НЕ, третий вход которого соединен с C-входом счетного триггера счетчика, инверсный выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, прямой выход которого соединен с дополнительным входом сброса RS-триггера, прямой выход которого подключен к контрольному выходу, а инверсный выход и S-вход соединены соответственно с первым и вторым входами первого элемента ИЛИ-НЕ, выход которого соединен с первым входом второго элемента ИЛИ-НЕ, второй вход которого подключен к шине обнуления, а выход - ко второму входу дополнительного элемента ИЛИ-НЕ логического элемента первого разряда, второй вход первого дополнительного элемента ИЛИ-НЕ которого соединен с первым входом элемента ИЛИ-НЕ данного разряда, второй вход которого соединен с инверсным выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ данного разряда, прямой выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ предпоследнего разряда соединен с инверсным выходом счетного триггера последнего разряда.

Указанная совокупность признаков позволяет повысить надежность функционирования счетчика за счет исключения запрещенного режима работы контрольного триггера, за счет исключения формирования помехи на счетном входе триггера второго разряда в момент первого переключения триггера первого разряда, а также за счет организации контроля исходного состояния триггерных устройств разрядов после окончания импульса начальной установки.

На чертеже представлена принципиальная электрическая схема счетчика импульсов в коде Грея с контролем.

Счетчик содержит управляющий триггер 1, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, инвертор 3, RS-триггер 4, первый 5 и второй 6 элементы ИЛИ-НЕ, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 7.1, 7.2 разрядов, элементы ИЛИ-НЕ 8.1 - 8.3 разрядов, счетные триггеры 9.1 - 9.3 разрядов, логический элемент 10.1 первого разряда, элемент ИЛИ 10.2 второго разряда, элемент ИЛИ-НЕ 10.3 третьего разряда, первый и второй дополнительные элементы ИЛИ-НЕ 11, 12 логического элемента 10.1, шину 13 счетных импульсов, шину 14 обнуления, контрольный выход 15.

Первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7.1 соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7.2, первый вход которого соединен с инверсным выходом счетного триггера 9.3. Вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7.1, 7.2 соединены соответственно с прямыми выходами счетных триггеров 9.1, 9.2 и первыми входами элемента ИЛИ 10.2 и элемента ИЛИ-НЕ 10.3. Инверсные выходы триггеров 9.1, 9.2 соединены с первыми входами элементов ИЛИ-НЕ 8.2, 8.3 соответственно, первый вход элемента ИЛИ-НЕ 8.1 соединен с инверсным выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7.1, прямой выход которого подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и к первому входу логического элемента 10.1, ко второму входу которого подключен выход инвертора 3 и второй вход элемента ИЛИ-НЕ 8.1. Выходы элементов ИЛИ-НЕ 8.1 - 8.3 соединены соответственно с C-входами триггеров 9.1 - 9.3, R-входы которых соединены с R-входом триггера 1, R-входом RS-триггера 4, первым входом второго элемента ИЛИ-НЕ 6 и подключены к шине 14 обнуления. Вторые входы элементов ИЛИ-НЕ 8.2, 8.3 подключены к выходу логического элемента 10.1, входу элемента ИЛИ 10.2 и к выходу элемента ИЛИ 10.2 и второму входу элемента ИЛИ-НЕ 10.3 соответственно. Входы логического элемента 10.1 подключены соответственно к первому и второму входам элемента ИЛИ-НЕ 11, выход которого подключен к первому входу элемента ИЛИ-НЕ 12, второй вход которого подключен к выходу элемента ИЛИ-НЕ 6, второй вход которого подключен к выходу элемента ИЛИ-НЕ 5, первый вход которого соединен с инверсным выходом RS-триггера 4, а второй вход соединен с S-входом RS-триггера 4 и выходом элемента ИЛИ-НЕ 10.3, третий вход которого соединен с C-входом триггера 1, входом инвертора 3 и подключен к шине 13 счетных импульсов. Инверсный выход триггера 1 соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, выход которого соединен с дополнительным R-входом RS-триггера 4, прямой выход которого подключен к контрольному выходу 15. Выход элемента ИЛИ-НЕ 12 соединен с выходом логического элемента 10.1.

Счетчик импульсов в коде Грея с контролем работает следующим образом.

В исходном состоянии на шине 13 присутствует сигнал "лог. 0", т.е. счетный сигнал отсутствует. При правильном функционировании счетчика при поступлении на шину 14 обнуления импульса положительной полярности разрядные триггеры 9.1, 9.2, 9.3, управляющий триггер 1 и RS-триггер 4 устанавливаются в исходное нулевое состояние, характеризующееся наличием сигнала "лог. 0" на прямом выходе и сигнала "лог. 1" на инверсном выходе указанных триггеров. В результате этого на прямом выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7.1 первого разряда действует сигнал "лог. 1", который блокирует прохождение счетного сигнала во второй и третий разряды счетчика, а сигнал "лог. 0" на инверсном выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7.1 разрешает прохождение счетного сигнала на C-вход триггера 9.1 первого разряда. Импульс обнуления вызывает сигнал "лог. 0" на выходе элемента ИЛИ-НЕ 6 и, так как на входах элемента ИЛИ-НЕ 11 действуют сигналы "лог. 1", на выходе элемента ИЛИ-НЕ 12 поддерживается сигнал "лог. 1", под действием которого в отсутствии счетного сигнала на выходе элемента ИЛИ-НЕ 10.3 третьего разряда устанавливается сигнал "лог. 0". На дополнительном R-входе RS-триггера 4 в это время также действует сигнал "лог. 0". После окончания импульса обнуления на инверсном выходе RS-триггера 4 сохраняется сигнал "лог. 1", который поддерживает сигнал "лог. 0" на выходе элемента ИЛИ-НЕ 5, в результате этого на выходе элемента ИЛИ-НЕ 6 устанавливается сигнал "лог. 1", под действием которого на выходе логического элемента 10.1 устанавливается сигнал "лог. 0". В случае, если все триггеры 9.1, 9.2, 9.3 разрядов сохраняют исходное состояние, на первом и втором входах элемента ИЛИ-НЕ 10.3 действуют сигналы "лог. 0" и при отсутствии счетного сигнала на шине 13 на третьем входе элемента ИЛИ-НЕ 10.3 также действует сигнал "лог. 0", тогда на его выходе устанавливается сигнал "лог. 1", который, действуя на S-вход RS-триггера 4, устанавливает сигнал "лог. 0" на его инверсном выходе и сигнал "лог. 1" на прямом выходе, являющийся контрольным выходом 15. Указанные сигналы на выходах RS-триггера 4 свидетельствуют о сохранении триггерами 9.1, 9.2, 9.3 исходного состояния после окончания импульса обнуления.

Под действием первого счетного импульса, поступающего по шине 13 счетчика в виде сигнала "лог. 1", на выходе элемента ИЛИ-НЕ 10.3 устанавливается сигнал "лог. 0", который, поступая на второй вход элемента ИЛИ-НЕ 5, устанавливает на его выходе сигнал "лог. 1", и, соответственно, на выходе элемента ИЛИ-НЕ 6 устанавливается сигнал "лог. 0", в результате чего на выходе логического элемента 10.1 и, соответственно, на выходе элемента ИЛИ 10.2 формируются сигналы "лог. 1". По срезу первого счетного импульса происходит переключение в состояние "лог. 1" управляющего триггера 1 и триггера 9.1 первого разряда, на инверсном выходе которого устанавливается сигнал "лог. 0", при этом элемент ИЛИ-НЕ 8.2 заблокирован по второму входу сигналом "лог. 1" с выхода логического элемента 10.1, поэтому исключается возможность формирования помеховых импульсов на C-входе триггера 9.2 второго разряда. Сигнал "лог. 1" на прямом выходе триггера 9.1 первого разряда изменяет выходные сигналы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7.1 на противоположные, а также поддерживает сигнал "лог. 1" на выходе элемента ИЛИ 10.2 и, соответственно, на выходе элемента 10.3 также поддерживается сигнал "лог. 0". Таким образом, на первом входе элемента ИЛИ-НЕ 11 и на втором входе элемента ИЛИ-НЕ 12 присутствуют сигналы "лог. 0", в результате чего схема подготавливается к приему второго счетного импульса, поступающего во второй разряд счетчика. Элемент ИЛИ-НЕ 8.2 также подготовлен сигналом "лог. 0" с инверсного выхода триггера 9.1 для прохождения второго счетного сигнала, который не может переключить триггер 9.1 первого разряда, так как элемент ИЛИ-НЕ 8.1 заблокирован сигналом "лог. 1" с инверсного выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7.1. Изменение сигналов с "лог. 1" на "лог. 0" на обоих входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 не вызовет изменения сигнала на его выходе и поэтому RS-триггер 4 сохранит прежнее состояние.

При нормальном функционировании счетчика на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 могут формироваться короткие помеховые импульсы за счет разного количества логических элементов в цепях, связанных с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, а также за счет технологического разброса задержек переключения указанных элементов. Чтобы RS-триггер 4, регистрирующий сбои счетчика, не срабатывал от коротких помеховых импульсов, необходимо, чтобы он был помехоустойчивым (см., например, книгу В.С. Гутникова "Интегральная электроника в измерительных устройствах", Ленинград, "Энергия", 1980, стр. 206, рис. 12-4 или авторское свидетельство СССР N 1226616, H 03 K 3/286 от 02.11.84, "Помехоустойчивый триггер", С.Д. Додик и др., опубл. 23.04.86, БИ N 15).

При поступлении по шине 13 второго и последующих счетных импульсов происходит переключение разрядов счетчика в соответствии с логикой кода Грея: срезом нечетного импульса переключается триггер 9.1, срезом четных переключаются старшие разряды счетчика, при этом переключение осуществляется в разряде, следующем за самым младшим, находящимся в состоянии "лог. 1". Управляющий триггер 1 переключается срезом каждого счетного сигнала, что обеспечивает сигналы одинаковых логических уровней по входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и, соответственно, поддерживает на его выходе сигнал "лог. 0", свидетельствующий о правильной работе счетчика.

Рассмотрим работу счетчика в случае, если один или несколько разрядов не установились в исходное состояние на начальном этапе его работы. В этом случае на одном или нескольких прямых выходах триггеров 9.1, 9.2, 9.3 после окончания импульса обнуления появляется сигнал "лог. 1", что приводит к поддержанию сигнала "лог. 0" на выходе элемента ИЛИ-НЕ 10.3. Таким образом, из-за отсутствия сигнала "лог. 1" на S-входе RS-триггер 4 останется в исходном состоянии, а сигнал "лог. 0" на контрольном выходе 15 свидетельствует о неисправности в одном или нескольких разрядах счетчика.

Рассмотрим, как обнаруживаются сбои в работе счетчика, начиная с момента окончания импульса обнуления. Предположим, что контроль состояния триггеров 9.1, 9.2, 9.3 подтвердил установку их в исходное состояние, что привело к установлению на контрольном выходе 15 сигнала "лог. 1". Дальнейшее изменение состояния счетчика может осуществляться только под действие счетных сигналов. В случае, если любое нечетное количество разрядов счетчика в результате какого-либо отказа в паузе изменили свое состояние, тогда на выходе элемента ИЛИ-НЕ 10.3 и на прямом выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7.1 установятся сигналы "лог. 0". Сигнал "лог. 0" на первом входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 вызовет формирование сигнала "лог. 1" на его выходе, в результате чего RS-триггер 4 переключится и на контрольном выходе 15 установится сигнал "лог. 0", свидетельствующий об обнаружении сбоя. Если же под действием счетного импульса по шине 13 в любом такте работы произошло переключение любого четного количества разрядов или вообще ни один разряд не переключился, тогда произойдет рассогласование работы разрядных триггеров 9.1, 9.2, 9.3 и управляющего триггера 1, т.е. на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 установятся сигналы разных логических уровней, что также приведет к формированию на дополнительном R-входе RS-триггера 4 сигнала "лог. 1", который установит на контрольном выходе 15 сигнал "лог. 0", являющийся признаком сбоя в работе счетчика.

Таким образом, из описания видно, что предлагаемый объект по сравнению с прототипом имеет следующие преимущества: 1) обладает повышенной полнотой контроля на начальном этапе работы схемы за счет возможности контроля исходного состояния разрядных триггеров 9.1, 9.2, 9.3 после окончания импульса обнуления; 2) исключена возможность формирования импульса помехи на счетном входе триггера второго разряда, в момент переключения триггера первого разряда; 3) при правильном функционировании счетчика исключена возможность одновременного формирования сигналов "лог. 1" на R и S-входах контрольного RS-триггера.

В целях подтверждения осуществимости заявляемого объекта и достижения технического результата в институте построен и испытан лабораторный макет счетчика импульсов, выполненный по приведенной на фигуре схеме. Проведенные испытания показали осуществимость счетчика импульсов в коде Грея с контролем и показали его практическую ценность.

Формула изобретения

Счетчик импульсов в коде Грея с контролем, содержащий шину счетных импульсов, шину обнуления, управляющий и контрольный триггеры, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, инвертор, первый элемент ИЛИ-НЕ и контрольный выход, в каждом разряде - триггер, элемент ИЛИ-НЕ и логический элемент, в каждом разряде, с первого по (n-1)-й, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом шина счетных импульсов подключена к тактовому входу управляющего триггера и ко входу инвертора, шина обнуления соединена с входами сброса контрольного триггера, управляющего триггера и триггера каждого разряда, тактовый вход которого соединен с выходом элемента ИЛИ-НЕ данного разряда, в каждом разряде, с первого по (n-2)-й, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с прямым выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ последующего разряда, в каждом разряде, с первого по (n-1)-й, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с прямым выходом триггера данного разряда, в каждом разряде, кроме первого, первый вход элемента ИЛИ-НЕ соединен с инверсным выходом триггера предыдущего разряда, прямой выход которого соединен с первым входом логического элемента последующего разряда, второй вход логического элемента каждого разряда, кроме первого, соединен с выходом логического элемента предыдущего разряда, первый и второй входы логического элемента первого разряда соединены соответственно с первым входом элемента исключающее ИЛИ и с выходом инвертора, выход логического элемента последнего разряда соединен со вторым входом первого элемента ИЛИ-НЕ счетчика, логический элемент выполнен в каждом разряде, со второго по (n-1)-й, в виде элемента ИЛИ, логический элемент в первом разряде содержит первый и второй дополнительные элементы ИЛИ-НЕ, первый и второй входы первого дополнительного элемента ИЛИ-НЕ являются соответственно первым и вторым входами логического элемента, в котором выход первого дополнительного элемента ИЛИ-НЕ соединен с первым входом второго дополнительного элемента ИЛИ-НЕ, выход которого соединен с выходом логического элемента, второй вход первого дополнительного элемента ИЛИ-НЕ логического элемента соединен с первым входом элемента ИЛИ-НЕ этого разряда, отличающийся тем, что в него введен второй элемент ИЛИ-НЕ, а в элемент ИСКЛЮЧАЮЩЕЕ ИЛИ первого разряда введен инверсный выход, контрольный триггер выполнен в виде RS-триггера с дополнительным входом сброса, управляющий триггер и триггеры разрядов выполнены в виде счетных триггеров, а логический элемент последнего разряда выполнен в виде элемента ИЛИ-НЕ, третий вход которого соединен с С-входом счетного триггера счетчика, инверсный выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, прямой выход которого соединен с дополнительным входом сброса RS-триггера, прямой выход которого подключен к контрольному выходу, а инверсный выход и S-вход соединены соответственно с первым и вторым входами первого элемента ИЛИ-НЕ, вход которого соединен с первым входом второго элемента ИЛИ-НЕ, второй вход которого подключен к шине обнуления, а выход ко второму входу второго дополнительного элемента ИЛИ-НЕ логического элемента первого разряда, второй вход элемента ИЛИ-НЕ первого разряда соединен с инверсным выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ данного разряда, прямой выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ предпоследнего разряда соединен с инверсным выходом счетного триггера последнего разряда.

РИСУНКИ

Рисунок 1



 

Похожие патенты:

Изобретение относится к вычислительной и импульсной технике и может быть использовано при построении высоконадежных резервированных систем для счета и обработки цифровой информации

Изобретение относится к области импульсной техники

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления

Изобретение относится к области импульсной техники и может быть использовано в цифровых устройствах вычислительной техники и систем управления, работающих в условиях воздействия электромагнитных помех, разрядов статического электричества и импульсного ионизирующего излучения

Изобретение относится к импульсной технике и обеспечивает контроль помехоустойчивого счетчика

Изобретение относится к области автоматики и контрольно-измерительной техники

Изобретение относится к вычислительной и импульсной технике и может быть использовано в системах счета и обработки цифровой информации

Изобретение относится к эксплуатации многоступенчатых счетчиков

Изобретение относится к области импульсной техники

Изобретение относится к импульсной технике, может быть использовано в счетных устройствах вычислительной техники и систем управления, содержащих схемы контроля и диагностики

Изобретение относится к вычислительной и импульсной технике и может быть использовано при построении высоконадежных резервированных систем для счета и обработки цифровой информации

Изобретение относится к вычислительной и импульсной технике и может быть использовано при построении высоконадежных резервированных систем для счета и обработки цифровой информации

Изобретение относится к импульсной технике и может быть использовано в информационно-телеметрических системах

Изобретение относится к импульсной технике

Наверх