Схема контроля сигнала

 

Схема контроля сигнала, предназначенная для определения начального момента времени действия второй системы, когда входной сигнал с сильным дребезгом поступает во вторую систему из первой системы. Схема включает первый участок логической цепочки, предназначенный для сокращения дребезга входного сигнала, и второй участок логической цепочки, предназначенный для определения момента времени, когда на выходе первого участка логической цепочки впервые происходит переход к низкому уровню, а также для уведомления второй системы о том, что обнаружен начальный момент времени выходного сигнала. Технический результат заключается в определении начального момента времени действия, в который приходит сильно дребезжащий сигнал. 4 ил.

Настоящее изобретение относится к схеме контроля сигнала и, более точно к схеме контроля сигнала, предназначенной для определения начального момента времени действия, в который приходит сильно дребезжащий сигнал.

В соответствии со способом, в котором, как показано на фиг. 1, передача сигнала между системами осуществляется без модуляции сигнала, когда входной сигнал по линии передачи 3 передается системой A 2, системой передачи сигнала, система B 4 подает принятый входной сигнал без дискретизации сигнала непосредственно на встроенный блок обработки входного сигнала 6.

Однако из-за того, что на вход блока обработки входного сигнала 6 подается сильный дребезг входного сигнала, начальный момент действия блока точно не определяется, в результате чего система B 4 работает с ошибками. Эти ошибки препятствуют взаимодействию системы B 4 с системой A 2.

На фиг. 4 показана временная диаграмма сильно дребезжащего входного сигнала, подаваемого на блок обработки входного сигнала 6. Причины ошибочного функционирования системы B 4 далее более подробно описываются со ссылками на фиг. 4. Во время нерабочих участков t1 и t3, когда входной сигнал не подается, в линии передачи 3, связывающей системы A 2 и B 4, поддерживается высокий логический уровень HIGH. В то же время, на рабочем участке t2, когда входной сигнал поступает в линию передачи 3 из системы A 2, логический уровень в линии передачи 3 сменяется с высокого HIGH на низкий LOW. Блок обработки входного сигнала 6 системы B 4 осуществляет обработку сигнала в отношении огибающей сигнала после момента передачи как входного сигнала, выдаваемого системой A 2. Однако в начальный период рабочего участка t1, показанного на фиг. 4, обычно имеет место участок длительностью до 10 мкс, когда сигнал изменяется от высокого уровня HIGH до низкого уровня LOW. Во время этого периода наблюдается дребезг. При этом дребезг означает состояние, при котором высокочастотная составляющая сигнала постоянно изменяет значение центральной частоты. Так как скорость работы системы составляет десятки нс, дребезг на участке t4, когда логический уровень изменяется от высокого HIGH до низкого LOW, приводит к сбоям в работе системы.

Таким образом, в основу настоящего изобретения положена задача разработки схемы контроля сигнала, предназначенной для определения начального момента времени действия, в который приходит сильно дребезжащий сигнал.

В соответствии с одной особенностью настоящего изобретения схема, выполненная в соответствии с настоящим изобретением, понижает скорость дискретизации сигнала тактовым генератором, когда сигнал изменяет значение с высокого уровня на низкое значение, удерживаемое по окончании дребезга благодаря чему на блок обработки входного сигнала подается более точная копия входного сигнала.

Фиг. 1 показана схема известной на практике передачи сигнала между двумя системами; фиг. 2 - схема передачи сигнала между двумя системами в соответствии с одним вариантом воплощения настоящего изобретения; фиг. 3 - подробная принципиальная схема для схемы контроля сигнала, приведенной на фиг. 2; фиг. 4 - временная диаграмма входного сигнала с сильным дребезгом.

Далее со ссылками на сопутствующие чертежи приводится подробное описание предпочтительного варианта воплощения настоящего изобретения. Отметим, что на чертежах одинаковые элементы обозначены одинаковыми ссылочными номерами.

На фиг. 2 показано, что система B 4 дополнительно оснащена схемой 10 контроля сигнала, предназначенной для определения момента времени, когда впервые отмечается переход к низкому LOW уровню дребезжащего сигнала. Схема контроля сигнала предотвращает сбои в работе системы B 4 за счет подачи в блок обработки сигнала 6, сигнала выявления перехода к низкому уровню (СПНУ), в результате чего блок обрабатывает входной сигнал, подаваемый по линии 3, после участка его дребезжания.

На фиг. 3 показано, что схема 10 контроля сигнала включает несколько цепочек 22-34, 38-46 и два триггера 36 и 48. Участки логической цепочки, включающие инвертор 22 и два элемента И-НЕ 24 и 26, выделены как схема 20 подавления дребезга, предназначенная для снижения дребезга сигнала. Сокращение дребезга заключается в единообразном приведении различных мгновенных частот к самой большей. Сигнал, прошедший первоначальное понижение дребезга в схеме 20 подавления дребезга, затем квантуется (тактируется) логическими цепочками 28-34, 38-46 и двумя триггерами 36 и 48, в результате чего получают сигнал выявления перехода к низкому уровню СПНУ.

Сигналами, подаваемыми в схему 10 контроля сигнала, являются входной сигнал с системы A 2, тактовый сигнал ТЧ и управляющие сигналы УС. Из схемы 10 контроля выдается сигнал СПНУ.

На фиг. 4 показано, что на нерабочем участке t1 входной сигнал имеет высокий уровень, управляющий сигнал УС также имеет высокий уровень. Сигнал обратной связи также имеет высокий уровень. Во время рабочего участка t2 входной сигнал и управляющий сигнал УС имеют низкий уровень LOW.

Далее работа схемы 10 контроля сигнала поясняется со ссылками на фиг. 3 и фиг. 4.

На нерабочем участке t1 логические состояния соответствующих цепочек следующие. Управляющий сигнал УС находится в высоком уровне, выходной сигнал схемы ИЛИ 42 имеет низкий уровень, выходной сигнал схемы ИЛИ 44 имеет высокий уровень, выходной сигнал схемы И 46 имеет низкий уровень, а выходной сигнал D-триггера 48 имеет высокий уровень. Входной сигнал имеет высокий уровень, а выходной сигнал инвертора 22 имеет низкий уровень. Логическое состояние сигнала обратной связи, подаваемого на один из входов схемы И 24, соответствует высокому уровню, в результате чего выходной сигнал этой схемы имеет высокий уровень, а выходной сигнал схемы И-НЕ 26 имеет низкий уровень. Выходной сигнал инвертора 28 имеет высокий уровень, выходной сигнал схемы ИЛИ-НЕ 32 имеет низкий уровень и выходной сигнал инвертора 40 имеет низкий уровень, в результате чего выходной сигнал схемы И 34 имеет низкий уровень. Так как выходной сигнал D-триггера 36, который срабатывает в соответствии с тактовыми импульсами ТЧ, имеет низкий уровень, сигнал СПНУ с выхода инвертора 38 имеет высокий уровень.

При переходе с нерабочего участка t1 на рабочий участок t2 управляющий сигнал УС изменяет состояние с высокого уровня на низкий уровень. На протяжении всех четырех участков с t1 по t4 сигнал СПНУ сохраняет низкий уровень, несмотря на все изменения входного сигнала, включая дребезг.

В данной ситуации блок 6 обработки входного сигнала системы B 4 действует при низком уровне сигнала СПНУ так, что низкий уровень входного сигнала определяется только один раз, начиная с того момента, когда сигнал начинает дребезжать. При этом сбои в работе системы предотвращаются за счет точного выявления сигнала, характеризующего режим работы.

Как было отмечено выше, в настоящем изобретении предложена схема контроля сигнала, предназначенная для определения начального момента времени действия, когда приходит входной сигнал с сильным дребезгом, и исключающая сбои в работе системы, обрабатывающей принимаемый входной сигнал.

Следовательно, ясно, что настоящее изобретение не ограничивается не только приведенным в описании конкретным предпочтительным вариантом воплощения изобретения, но оно не ограничивается и любыми другими приведенными вариантами воплощения, а очерчивается нижеследующей формулой.

Формула изобретения

Схема контроля сигнала для определения начального момента времени поступления входного сигнала с сильным дребезгом от первой системы во вторую систему, отличающаяся тем, что содержит участок первой логической схемы сокращения дребезга входного сигнала, выполненный с возможностью единообразного приведения различных мгновенных частот к самой большей, участок второй логической схемы, выполненный с возможностью определения момента времени, когда на выходе участка первой логической схемы впервые происходит переход к низкому уровню, и возможностью выведения сигнала перехода к низкому уровню.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4