Устройство контроля разности фаз для релейной защиты

 

Изобретение относится к релейной защите и может применяться, в частности, для защиты электроустановок высокого напряжения. Технический результат - расширение функциональных возможностей устройства, повышение быстродействия, чувствительности. В устройство дополнительно введены блоки входных цепей, автоматической регулировки уровня, элементов памяти, дифференциальные звенья сдвига и компараторы-ограничители, связанные друг с другом последовательно в перечисленном порядке, а также введены элемент 2 ИЛИ-НЕ, делитель частоты, тактовый генератор, цифроаналоговый преобразователь, регистр последовательных приближений, аттенюатор, компаратор. 3 ил.

Изобретение относится к области релейной защиты и может применяться, в частности, для защиты электроустановок высокого напряжения с улучшенными показателями по быстродействию и чувствительности.

Известно устройство для сравнения фаз [1], имеющее регулировку границ зоны срабатывания и использующее принцип сравнения совпадения и несовпадения по знаку входных величин посредством подсчета числа импульсов высокой частоты, укладывающихся в данные временные интервалы. Однако, данное устройство для сравнения фаз имеет ряд недостатков. Во-первых, формирователи электрических величин не обладают отстройкой от апериодической составляющей тока, возникающей в сети при коротком замыкании, они не могут обеспечить наличие сигнала напряжения в случае возникновения близкого короткого замыкания, а также не позволяют использовать данное устройство как реле направления мощности с плавной легко изменяемой зоной регулирования угла срабатывания. Во-вторых, для задания углов φ_min и φ_max требуется наличие микроЭВМ. Отсутствие же делителя частоты значительно ограничивает варьирование чувствительности работы устройства в зависимости от требуемого ее уровня. Устройство не позволяет также осуществлять постоянный контроль за величиной разности фаз входных сигналов, вследствие наличия элементов задержки и памяти. Следовательно, устройство для сравнения фаз не способно отвечать требованиям повышенного быстродействия и чувствительности срабатывания. Предлагаемое изобретение позволяет расширить функциональные возможности устройства, повысить быстродействие, чувствительность и помехозащищенность, добиться варьирования чувствительности устройства в зависимости от требуемого ее уровня.

Это достигается тем, что в формирователи электрических величин введены два блока входных цепей, два блока автоматической регулировки уровня, два блока элементов "памяти", два дифференциальных звена сдвига, два компаратора-ограничителя, а также в устройство - элемент 2 ИЛИ-НЕ, делитель частоты, тактовый генератор, цифроаналоговый преобразователь, регистр последовательных приближений, аттенюатор, компаратор, блок выходных цепей, причем блоки входных цепей расположены на входе формирователей электрических величин и каждый из них связан своим выходом со входом одного блока автоматической регулировки уровня, каждый из которых связан своим выходом со входом одного блока элементов "памяти", каждый из которых связан своим выходом со входом одного дифференциального звена сдвига, каждое из которых связано своим выходом со входом одного компаратора-ограничителя, выходы которых являются выходами формирователей электрических величин, связанных со входами элементов 2И-НЕ, причем выходы первого формирователя электрических величин связаны с первым входом первого элемента 2И- НЕ и с первым входом второго элемента 2И-НЕ, выходы второго формирователя электрических величин - соответственно со вторым входом первого элемента 2И-НЕ и со вторым входом второго элемента 2И-НЕ, выходы элементов 2И-НЕ связаны со входами элемента 2ИЛИ-НЕ, выход которого связан с разрешающим входом V двоичного счетчика и с входом сброса R того же двоичного счетчика, высокочастотный импульсный генератор связан своим выходом через делитель частоты со счетным синхровходом C двоичного счетчика, n-разрядный выход двоичного счетчика связан с n-разрядным входом A цифрового компаратора, тактовый генератор связан с синхровходом C и выходом QCC регистра последовательных приближений, n-разрядный выход регистра последовательных приближений связан с n-разрядным входом цифроаналогового преобразователя и n-разрядным входом В цифрового компаратора, выход цифроаналогового преобразователя связан со сравниваемым входом компаратора, выход аттенюатора также связан со сравниваемым входом компаратора, инверсный выход компаратора связан с информационным входом D регистра последовательных приближений, выходы В < и В > цифрового компаратора связаны со входами блока выходных цепей, выход последнего является выходом устройства контроля разности фаз для релейной защиты.

На фиг. 1 изображена функциональная схема устройства; на фиг. 2 - временные диаграммы его работы в режимах несрабатывания (а) и срабатывания (б).

Устройство контроля разности фаз для релейной защиты содержит формирователи электрических величин, включающие в себя блоки входных цепей (1, 2), блоки автоматической регулировки уровня (3, 4), блоки элементов "памяти" (5, 6), дифференциальные звенья сдвига (7, 8), компараторы-ограничители (9, 10); в состав устройства также входят элементы 2И-НЕ (11, 12), элемент 2ИЛИ-НЕ (13), высокочастотный импульсный генератор (14), делитель частоты (15), двоичный счетчик (16), тактовый генератор (17), регистр последовательных приближений (18), цифроаналоговый преобразователь (19), аттенюатор (20), компаратор (21), цифровой компаратор (22), блок выходных цепей (23).

Устройство работает следующим образом.

При поступлении на входы каналов тока i и напряжения u электрических сигналов тока и напряжения блоки входных цепей (1, 2) формирователей электрических величин преобразуют их в сигналы напряжения u₂ и u₁ соответственно, блоки автоматической регулировки уровня (3, 4) позволяют в канале тока стабилизировать по уровню сигнал тока в случае возникновения в сети короткого замыкания, а в канале напряжения поддерживать сигнал напряжения на необходимом для надежного срабатывания устройства уровне в случае возникновения близкого короткого замыкания и падения напряжения в сети до минимальных значений. Блоки элементов памяти (5, 6) служат для устранения "мертвой зоны" в случае значительного снижения или исчезновения напряжения при коротком замыкании. Дифференциальные звенья сдвига (7, 8) являются задатчиками зоны срабатывания устройства, а также позволяют повысить быстродействие его работы. Компараторы-ограничители (9, 10) формируют импульсы равные по длительности синусоидальным сигналам u₂ и u₁. Элементы 2И-НЕ (11, 12) на своих выходах формируют импульсы, равные по длительности времени совпадения положительных (11) и отрицательных (12) полуволн сигналов u₂ и u₁ соответственно. Таким образом, на выходе элемента 2ИЛИ-НЕ (13) формируется сигнал в каждый полупериод промышленной частоты, равный по длительности времени совпадения положительных и отрицательных полуволн сигналов u₂ и u₁.

Данные сигналы поступают на разрешающий вход V двоичного счетчика и на вход сброса R того же двоичного счетчика. Высокочастотный импульсный генератор (14) вырабатывает импульсы, поступающие через делитель частоты (15) на счетный синхровход C двоичного счетчика. Делитель частоты позволяет снизить частоту следования импульсов высокочастотного импульсного генератора в несколько раз, что дает возможность добиться необходимого уровня чувствительности всего устройства. Двоичный счетчик выполняет подсчет числа высокочастотных импульсов, укладывающихся во время длительности импульсов, поступающих с выхода элемента 2ИЛИ-НЕ, причем подсчет числа данных импульсов начинается с момента действия переднего фронта импульса, поступающего на вход V данного двоичного счетчика, а сброс осуществляется в момент действия заднего фронта импульса, поступающего на вход сброса R этого же двоичного счетчика. Таким образом, на выходе двоичного счетчика формируется двоичный код разности фаз сигналов u₂ и u₁, который поступает на n-разрядный вход A цифрового компаратора (22).

По управляющему сигналу "пуск", поступающему на вход тактового генератора (17) и вход запуска S регистра последовательных приближений (18), первый начинает генерировать импульсы, поступающие на вход C регистра последовательных приближений, а последний - последовательно посылает импульсы со своего n-разрядного выхода на n-разрядный вход цифроаналогового преобразователя (19), начиная со старшего разряда и до самого младшего, при этом каждый импульс, поступающий поразрядно последовательно на вход цифроаналогового преобразователя (ЦАП), преобразуется последним в аналоговый уровень напряжения, поступающий с его выхода на сравниваемый вход компаратора (21), на этот же вход поступает уровень постоянного управляющего напряжения, регулируемый с помощью аттенюатора.

Преобразуемый таким образом суммарный уровень напряжения сравнивается компаратором с уровнем опорного напряжения, находящегося на его сравнивающем входе. В случае превышения уровня напряжения, находящегося на сравниваемом входе, над уровнем напряжения, находящимся на сравнивающем входе, на инверсном выходе компаратора формируется нулевой уровень сигнала, в противном случае - единичный уровень сигналов, которые поступают на информационный вход D регистра последовательных приближений (РПП) и записывается в тот же разряд, с которого поступали импульсы на n-разрядный вход ЦАП.

Таким образом, формируется двоичный код разности уровней сигналов напряжений опорного и управляющего, находящихся на входах компаратора. Регулируя посредством аттенюатора уровень управляющего напряжения изменяют величину данного двоичного кода, который поступает с n-разрядного выхода РПП на n-разрядный вход В цифрового компаратора.

В случае превышения двоичного кода, находящегося на входе В, над двоичным кодом, находящимся на входе A, на выходе B > цифрового компаратора формируется управляющий сигнал, поступающий на блок выходных цепей (23), служащий для сигнализации режима работы сети, усиления данного сигнала и блокировки выхода устройства на время его настройки.

Настройка устройства производится следующим образом. Сначала с помощью блока выходных цепей блокируют выход устройства, что исключает возможность ложного срабатывания. Далее посредством дифференциальных звеньев сдвига формируют критически допустимую разность фаз между сигналами u₂ и u₁, a затем подают управляющий сигнал "пуск" и посредством аттенюатора изменяют уровень управляющего напряжения до тех пор пока на блоке выходных цепей не появится сигнал равенства двоичных кодов на входах A и B цифрового компаратора, далее повышают уровень управляющего напряжения (что ведет к снижению значения двоичного кода на входе В цифрового компаратора) на величину, необходимую для помехозащищенности работы устройства.

Фиг. 2 отражает основные этапы работы устройства. Импульсы u_вх11 на первом входе элемента 2 И-НЕ (11) равны по продолжительности положительной полуволне сигнала u₁, на его втором входе - положительной полуволне сигнала u₂. Импульсы u_вх12 на первом входе элемента 2И-НЕ (12) равны по продолжительности отрицательной полуволне сигнала u₁, a на его втором входе - отрицательной полуволне сигнала u₂. На выходе элемента 2ИЛИ-НЕ (13) формируются импульсы совпадения по длительности положительных и отрицательных полуволн сигналов u₁ и u₂ соответственно. На входе A цифрового компаратора формируется двоичное число, равное количеству импульсов, поступивших с высокочастотного импульсного генератора за время действия импульса на выходе элемента 2ИЛИ-НЕ. На входе В цифрового компаратора находится двоичное число, отражающее аварийный режим работы сети. В случае превышения числа на входе В над числом на входе A цифровой компаратор формирует выходной импульс u_вых (фиг. 2б).

Используемая литература 1. Авторское свидетельство СССР N 1125696, кл H 02 H 3/38, H 01 H 83/18, 1984 г.

Формула изобретения

Устройство контроля разности фаз для релейной защиты, содержащее два формирователя электрических величин, два элемента 2И-НЕ, высокочастотный импульсный генератор, двоичный счетчик, цифровой компаратор, отличающееся тем, что в формирователи электрических величин дополнительного введены два блока входных цепей, два блока автоматической регулировки уровня, два блока элементов памяти, два дифференциальных звена сдвига, два компаратора-ограничителя, а также в устройство введены элемент 2ИЛИ-НЕ, делитель частоты, тактовый генератор, цифроаналоговый преобразователь, регистр последовательных приближений, аттенюатор, компаратор, блок выходных цепей, причем блоки входных цепей расположены на входе формирователей электрических величин и каждый из них связан своим выходом с входом одного блока автоматической регулировки уровня, каждый из которых связан своим выходом с входом одного блока элементов памяти, каждый из которых связан своим выходом с входом одного дифференциального звена сдвига, каждое из которых связано своим выходом с входом одного компаратора-ограничителя, выходы которых являются выходами формирователей электрических величин, связанных с входами элементов 2И-НЕ, причем выходы первого формирователя электрических величин связаны с первыми входами первого и второго элементов 2И-НЕ, выходы второго формирователя электрических величин - соответственно с вторыми входами первого и второго элементов 2И-НЕ, выходы элементов 2И-НЕ связаны с входами элемента 2ИЛИ-НЕ, выход которого связан с разрешающим входом V и с входом сброса R двоичного счетчика, высокочастотный импульсный генератор связан своим выходом через делитель частоты со счетным синхровходом С двоичного счетчика, n-разрядный выход двоичного счетчика связан с n-разрядным входом А цифрового компаратора, тактовый генератор связан с синхровходом С и выходом QCC регистра последовательных приближений, n-разрядный выход регистра последовательных приближений - с n-разрядным входом цифроаналогового преобразователя и n-разрядным входом B цифрового компаратора, выход цифроаналогового преобразователя связан со сравниваемым входом компаратора, выход аттенюатора также связан со сравниваемым входом компаратора, инверсный выход компаратора - с информационным входом D регистра последовательных приближений, выходы B < и B > цифрового компаратора связаны с входами блока выходных цепей, выход последнего является выходом устройства контроля разности фаз для релейной защиты.

РИСУНКИ

Рисунок 1, Рисунок 2