Система связи со скачкообразным изменением частоты

 

Изобретение относится к радиотехнике и может быть применено в системах связи со скачкообразным изменением частоты. Технический результат - сокращение времени вхождения в синхронизм. В системе связи за счет изменения способа формирования сигнала в передающей части обеспечивается сокращение времени вхождения в синхронизм приемника более чем в N/2 раз, где N - число частот в программе перестройки, при этом помехоустойчивость поиска в системе связи не снижается. 3 ил.

Изобретение относится к области радиотехники и может найти применение в системах связи со скачкообразным изменением частоты.

Известна аппаратура формирования и приема сигналов со скачкообразным изменением частоты, описанная в монографии Г.И.Тузова "Статистическая теория приема сложных сигналов", Москва, "Сов.радио", 1977 г., стр. 67, рис. 2.8, стр. 326, рис. 7.2 (б, в), недостатком которой является большое время поиска.

Наиболее близкой к предлагаемой системе по технической сущности является система связи, описанная в монографии Р.К.Диксона "Широкополосные системы", Москва, "Связь", 1979 г. (стр. 108, рис. 4.21 и стр. 163, рис. 5.30), принятая за прототип.

Блок-схема устройства-прототипа приведена на фиг. 1, где обозначено: 1 - генератор частотно-модулированной несущей частоты; 2 - смеситель; 3 - генератор псевдослучайной последовательности; 4 - частотный синтезатор; 5 - смеситель; 6 - полосовой фильтр; 7 - амплитудный детектор; 8 - решающий блок; 9 - блок управления поиском;
10 - генератор псевдослучайной последовательности;
11 - частотный синтезатор;
12 - частотный детектор.

Передающая часть системы связи - прототипа содержит последовательно соединенные генератор псевдослучайной последовательности 3, частотный синтезатор 4, смеситель 2, выход которого является выходом передающей части системы, а также содержит генератор несущей частоты 1, вход которого является входом передающей части прототипа, выход которого соединен со вторым входом смесителя 2. Приемная часть системы связи - прототипа содержит последовательно соединенные смеситель 5, вход которого является входом приемной части системы, полосовой фильтр 6, амплитудный детектор 7, решающий блок 8, блок управления поиском 9, генератор псевдослучайной последовательности 10, частотный синтезатор 11, выходом соединенный с опорным входом смесителя 5, содержит частотный детектор 12, вход которого подключен к точке соединения полосового фильтра и амплитудного детектора, выход которого является выходом приемной части системы связи - прототипа.

Система связи - прототип работает следующем образом. На вход блока 1 в передающей части системы поступает последовательность информационных символов "1" и "0". В блоке 1 формируется сигнал несущей на частоте f₀, которая при появлении на входе блока 1 информационного символа "1" смещается на величину +ΔF, а при появлении "0" - на величину -ΔF, ΔF << f₀. Модулированная по частоте информационными символами несущая частота с выхода блока 1 подается на первый вход блока 2, на второй (опорный) вход которого подается опорный сигнал со скачкообразным изменением частоты с выхода блока 4. Закон перестройки частоты блока 4 определяется псевдослучайной последовательностью, поступающей на его вход с выхода блока 3. За счет смешивания модулированной информацией по частоте несущей и сигнала со скачкообразным изменением частоты блока 4 на выходе блока 2 формируется манипулированный по частоте информационными символами сигнал со скачкообразным изменением частоты.

В приемной части системы в блоке 5 входной сигнал с программной перестройкой рабочей частоты смешивается с сигналом блока 11, частота которого изменяется по закону псевдослучайной последовательности, формируемой блоком 10. Блоки 3 и 10 полностью аналогичны, поэтому закон перестройки по частоте блоков 4 и 11 одинаков и в исходный момент времени входной и опорные сигналы на входах блока 5 отличаются только задержкой (относительной начальной фазой). В режиме поиска по задержке опорный сигнал приемника сканирует за счет изменения задержки блока 10 по командам блока 9. При совпадении входного и опорного сигналов по задержке на входах блока 5 в нем осуществляется свертка входного сигнала с программным изменением рабочей частоты на промежуточную частоту f_пр (f_пр может быть равна и f₀), которая фильтруется в блоке 6, детектируется в блоке 7. Накопленное напряжение сравнивается с порогом в блоке 8 в конце каждого цикла программы перестройки. Момент сравнения с порогом накопленного напряжения определяется командой, формируемой блоком 9. Команда о превышении порога в блоке 8 подается на блок 9, который при ее поступлении прекращает сканирование опорного сигнала. Выделение информации осуществляется в частотном детекторе 12.

Недостатком прототипа является большое время поиска по задержке. Для устранения указанного недостатка в систему связи со скачкообразным изменением частоты, содержащую в передающей части последовательно соединенные первый генератор псевдослучайной последовательности, первый частотный синтезатор и первый смеситель, выход которого является выходом передающей части системы, а также генератор несущей частоты, вход которого является входом передающей части системы, содержащую в приемной части системы смеситель, вход которого является входом приемной части системы, последовательно соединенные первый полосовый фильтр, амплитудный детектор, последовательно соединенные блок управления поиском, второй генератор псевдослучайной последовательности, второй частотный синтезатор и второй смеситель, вход которого является входом устройства, содержащую первый решающий блок, а также частотный детектор, вход которого подключен к точке соединения первого полосового фильтра и амплитудного детектора, выход которого является выходом устройства, введены в передающую часть системы последовательно соединенные амплитудный модулятор и коммутатор, включенные между выходом генератора несущей частоты и входом смесителя, введен триггер со сбросом, вход которого является управляющим входом устройства, выход которого соединен с управляющим входом коммутатора, при этом точка соединения генератора несущей частоты и амплитудного модулятора подключена ко второму входу коммутатора, в приемную часть введены последовательно соединенные второй полосовый фильтр, первый элемент задержки, второй амплитудный детектор, входной элемент задержки, вычитатель, ограничитель, согласованный фильтр, элемент ИЛИ, второй вход которого соединен с выходом первого решающего блока, а выход соединен со входом блока управления поиском, при этом точка соединения амплитудного детектора и второго элемента задержки соединена со вторым входом вычитателя.

Структурная схема заявляемого устройства приведена на фиг. 2, где использованы следующие обозначения:
1 - генератор несущей частоты;
2 - амплитудный модулятор;
3 - коммутатор;
4 - первый смеситель;
5 и 15 - первый и второй генераторы псевдослучайной последовательности;
6 и 16 - первый и второй частотные синтезаторы;
7 - триггер со сбросом;
8 - второй смеситель;
9 - первый полосовой фильтр;
10 - первый амплитудный детектор;
11 - накопитель;
12 - первый решающий блок;
13 - элемент ИЛИ;
14 - блок управления поиском;
17 - второй полосовой фильтр;
18 - первый элемент задержки;
19 - второй амплитудный детектор;
20 - второй элемент задержки;
21 - вычитатель;
22 - ограничитель;
23 - согласованный фильтр;
24 - второй решающий блок;
25 - блок защиты от помех;
26 - частотный детектор.

Передающая часть заявляемой системы связи со скачкообразным изменением частоты содержит последовательно соединенные генератор несущей частоты 1, вход которого является информационным входом устройства, амплитудный модулятор 2, коммутатор 3, первый смеситель 4, выход которого является выходом передающей части системы, содержит последовательно соединенные первый генератор псевдослучайной последовательности 5, первый частотный синтезатор 6, выход которого соединен с опорным входом первого смесителя 4, содержит триггер со сбросом, вход которого является управляющим входом устройства, выход которого соединен с управляющим входом коммутатора 3, второй вход которого подключен в точке соединения генератора несущей частоты 1 и амплитудного модулятора 2.

Приемная часть заявляемой системы содержит последовательно соединенные второй смеситель 8, вход которого является входом приемной части системы, блок защиты от помех 25, первый полосовой фильтр 9, амплитудный детектор 10, накопитель 11, первый решающий блок 12, элемент ИЛИ 13, блок управления поиском 14, второй генератор псевдослучайной последовательности 15, второй частотный синтезатор 16, выход которого соединен с опорным входом смесителя 8, содержит последовательно соединенные второй полосовой фильтр 17, вход которого соединен со входом устройства, первый элемент задержки 18, второй амплитудный детектор 19, второй элемент задержки 20, вычитатель 21, второй вход которого подключен к точке соединения второго амплитудного детектора и второго элемента задержки, ограничитель 22, согласованный фильтр 23, второй решающий блок 24, выход которого подключен ко второму входу элемента ИЛИ, содержит частотный детектор 26, выход которого является информационным выходам системы, вход которого подключен к точке соединения первого полосового фильтра 9 и амплитудного детектора 10.

Заявляемое устройство работает следующим образом. На вход блока 1 поступает последовательность информационных символов "0" и "1". В блоке 1 формируется частота (f₀ + ΔF) при появлении на его входе информационного символа "1" и (f₀ - ΔF) при появлении информационного символа "0", где f₀ >> Δf, f₀ - несущая частота, ΔF - частотный сдвиг несущей частоты.

Модулированная по частоте информационными символами несущая частота с выхода блока 1 подается на первый вход блока 4 либо через коммутатор 3, либо через последовательно соединенные блоки 2 и 3. На второй вход блока 4 подается опорный периодический сигнал со скачкообразным изменением частоты с выхода блока 6, при этом период равен T = Nτ_o, где N - число частот в программе, τ_o - время передачи (и приема) на одной частоте программы.

Закон перестройки блока 6 определяется псевдослучайной последовательностью, которая подается на его второй вход с выхода блока 5. В исходный момент времени при включении передающей частоты аппаратуры на вход блока 7 подается команда "1", при этом на выходе блока 7 в течение заданного времени t₀ устанавливается команда "1", которая, подаваясь на управляющий вход блока 3, обеспечивает подключение выхода блока 2 ко входу блока 4. В блоке 2 осуществляется амплитудная манипуляция выходного сигнала блока 1 псевдослучайной последовательностью, поступающей на его второй вход с выхода блока 5, при этом в течение заданного времени t₀ на выходе блока 4 формируется сигнал со скачкообразным изменением с двойной манипуляцией информационными символами по частоте и псевдослучайной последовательностью по амплитуде. По истечении времени t₀ триггер 7 сбрасывается, на выходе его формируется команда "0", при этом блок 3 в данном случае подключает ко входу блока 4 выход блока 1. Таким образом, по истечении временного интервала t₀ на выходе блока 4 формируется сигнал со скачкообразным изменением частоты, манипулированной только информационными символами по частоте, а амплитудная манипуляция псевдослучайной последовательностью снимается. Величина t₀ выбирается равной или кратной периоду псевдослучайной последовательности, формируемой блоком 5.

В приемнике входной сигнал со скачкообразным изменением частоты поступает одновременно на 2 ветви, одна из которых содержит последовательно соединенные блоки 8-16, а другая - последовательно соединенные блоки 17-24. В первой ветви входной сигнал в блоке 8 смешивается с опорным сигналом со скачкообразным изменением частоты, формируемым блоком 10. При совпадении программ перестройки входного и опорного сигналов по задержке в блоке 8 осуществляется свертка входного сигнала со скачкообразным изменением частоты в узкополосный сигнал на частоте f₀ (или на промежуточной частоте). Узкополосная помеха, действующая на входе устройства, за счет перемножения с опорным сигналом со скачкообразным изменением частоты становится импульсной помехой с длительностью τ_o на частоте программы перестройки, совпадающей по частоте с помехой (где τ_o - время стояния приемника на одной частоте программы). С выхода блока 8 свернутый узкополосный сигнал и импульсные помехи, образовавшиеся из узкополосных помех, подаются на блок 25, где производится подавление помех, после чего сигнал фильтруется в блоке 9, полоса пропускания которого согласована с длительностью τ_o, детектируется в блоке 10, накапливается в течение времени τ_o в блоке 11, сравнивается с порогом в блоке 12.

В режиме поиска по задержке осуществляется сканирование опорного сигнала блока 10, частота которого изменяется по закону псевдослучайной последовательности, формируемой блоком 15, задержка программы перестройки длительностью T = τ_o которого изменяется блоком 14 дискретно с шагом τ_o, за счет чего обеспечивается взаимное скольжение программы и их периодическое совпадение, которое фиксируется блоком 12 по превышении в нем порога. Командой о превышении порога, поступающей с выхода блока 12 через блок 13 на блок 14, сканирование прекращается, при этом процедура поиска считается завершенной. Заметим, что амплитудный детектор 10 не реагирует на изменение частоты на выходе блока 8, обусловленное частотной манипуляцией входного сигнала информационными символами.

Поэтому накопление сигнала в 1-ой ветви происходит как при передаче информационного символа "1", так и при передаче информационного символа "0".

Одновременно поиск сигнала по задержке производится и во второй ветви. В этом случае входной сигнал поступает на фильтр 17, полоса пропускания которого равна полосе частот, в которой осуществляется перестройка. С выхода блока 17 сигнал через элемент задержки 18 подается на блок 19, где осуществляется его амплитудное детектирование. В результате на выходе блока 19 выделяется псевдослучайная последовательность, формируемая блоком 5, которая подается на один вход блока 21 непосредственно, а на второй его вход через элемент задержки 20. Величина задержки блока 20 выбирается равной длительности элемента псевдослучайной последовательности τ₁, формируемой блоками 5 и 15, при этом τ₁= τ_o. С выхода блока 21 две псевдослучайные последовательности, вторая из которых сдвинута относительно первой на τ_o и инвертирована, подаются на блок 22, где за счет амплитудного ограничения осуществляется нормирование по амплитуде импульсов, поступающих от блока 21. Одновременно в блоке 21 осуществляется компенсация узкополосных помех, которые на выходе амплитудного детектора 19 выделяются в виде постоянных составляющих (например, помехи от узкополосных ЧМ станций). С выхода блока 22 первая и вторая псевдослучайные последовательности подаются на блок 23, согласованный с первой псевдослучайной последовательностью. На выходе блока 23 выделяется свертка первой псевдослучайной последовательности, в то же время вторая псевдослучайная последовательность является квазиоптимальной по отношению к первой псевдослучайной последовательности, так как она сдвинута по задержке на величину τ_o. Поэтому на выходе блока 23 вторая псевдослучайная последовательность не сворачивается, при этом выбросы ее взаимокорреляционной функции значительно ниже пика автокорреляционной функции первой псевдослучайной последовательности.

Таким образом, во второй ветви осуществляется подавление узкополосных помех за счет их компенсации и обнаружение первой псевдослучайной последовательности, определяющей закон перестройки по частоте сигнала, формируемого в передающей части системы. Напряжение с выхода блока 23 подается на блок 24, где сравнивается с порогом. Команда о превышении порога через блок 13 подается на блок 14, который по поступлении команды прекращает сканирование по задержке блока 15.

По истечении времени t₀ амплитудная манипуляция в передающей части системы снимается. В этом случае сигнал может быть обнаружен только в первой ветви. Блок 18 обеспечивает равенство задержки сигнала в обеих ветвях. Информационные символы снимаются с выхода блока 25.

Остановимся на аппаратурной реализации блоков заявляемой системы.

Так как в блоке 8 узкополосные помехи превращаются в импульсные, то блок 26 может быть выполнен как блок подавления импульсных помех (см. монография "Системы подвижной радиосвязи", под редакцией И.М.Пышкина, Москва, "Радио и связь", 1986 г., стр. 190, рис. 4.3.4.

Структурная схема блока управления поиском 14 представлена на фиг. 3, где использованы следующие обозначения:
141 - генератор тактовых импульсов;
142 - счетчик;
143 - блок управления;
144 - блок режекции;
145 - коммутатор.

Блок 14 работает следующим образом. В исходный момент времени, когда на выходе блока 13 присутствует команда "0", коммутатор 145 подключает на свой вход тактовые импульсы с выхода блока 141.

Тактовые импульсы с выхода блока 141 поступают на счетчик 142 емкостью N и блок режекции. После заполнения емкости счетчика блок 142 формирует команду на блок 143, которая совместно с блоком режекции 144 режектирует (бланкирует) один импульс блока 141, в результате обеспечивается скольжение кодовой последовательности приемника и передатчика и их периодическое совпадение. При совпадении входного и опорного сигналов по задержке на выходе блока 12 или 24 формируется команда "1", которая через блок 13 подается на управляющий вход блока 145. По этой команде блок 145 подключает к выходу блока 14 непосредственно выход блока 141, при этом сканирование опорного сигнала приемника прекращается и процедура поиска завершается.

В системе связи - прототипе при реализации способа поиска с изменением задержки опорного сигнала с шагом, равным τ_o, число шагов поиска для перекрытия всей области неопределенности по задержке равно N, где N - число частот в программе перестройки. В этом случае время, затрачиваемое на совмещение по времени входного и опорного сигналов, равно T_п = NT_н, где T_н - время накопления на каждом шаге поиска, при T_н = Nτ_o, для прототипа имеем T_п = N²τ_o.
В заявляемом устройстве обеспечивается возможность обнаружения сигнала за время T_п ≤ 2Nτ_o, то есть за время выделения автокорреляционного пика на выходе согласованного фильтра, при этом обеспечивается сокращение времени вхождения в синхронизм не менее чем в N/2 раза.

В то же время, если приемник не вошел в синхронизм за время t₀ = 2Nτ_o из-за пропуска сигнала, в заявляемом устройстве обеспечивается возможность вхождения в синхронизм традиционным способом изменения задержки.

Таким образом, в заявляемой системе связи время вхождения в синхронизм резко сокращается, а помехоустойчивость поиска не снижается.

Формула изобретения

Система связи со скачкообразным изменением частоты, содержащая в передающей части последовательно соединенные первый генератор псевдослучайной последовательности (ПСП) и первый частотный синтезатор, выход которого подключен к опорному входу первого смесителя, выход которого является выходом передающей части системы, входом которой является вход генератора несущей частоты, а в приемной части - второй смеситель, вход которого является входом приемной части системы, первый полосовой фильтр, выход которого подключен ко входам первого амплитудного детектора и частотного детектора, выход которого является выходом устройства, а также первый решающий блок и последовательно соединенные блок управления поиском, второй генератор ПСП и второй частотный синтезатор, выход которого подключен к опорному входу второго смесителя, отличающаяся тем, что в передающую часть введены последовательно соединенные амплитудный модулятор и коммутатор, а также триггер со сбросом, вход которого является управляющим входом устройства, а выход триггера со сбросом подключен к управляющему входу коммутатора, выход которого подключен ко входу первого смесителя , при этом выход генератора несущей частоты подключен ко входу амплитудного модулятора, а в приемную часть введены блок защиты от помех, накопитель, элемент ИЛИ, второй элемент задержки и последовательно соединенные второй полосовой фильтр, вход которого соединен со входом второго смесителя, первый элемент задержки, второй амплитудный детектор, вычитатель, ограничитель, согласованный фильтр и второй решающий блок, при этом выход второго смесителя через блок защиты от помех подключен ко входу первого полосового фильтра, а выход первого амплитудного детектора через накопитель подключен ко входу первого решающего блока, выход которого, а также выход второго решающего блока подключены соответственно к первому и второму входам элемента ИЛИ, выход которого подключен ко входу блока управления поиском, а выход второго амплитудного детектора через второй элемент задержки подключен ко второму входу вычитателя.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3