Система распределения ресурсов с многими параметрами

 

Изобретение относится к техническим средствам информатики и вычислительной технике и может быть использовано для решения задач по распределению ресурсов и параметров в экономике, распределения памяти в ЭВМ, вычислительных системах и комплексах, в сетях ЭВМ. Техническим результатом является расширение функциональных возможностей работы системы. Система содержит три локализованных центра, магистраль передачи данных, блок управления. 11 ил.

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для решения задач по распределению ресурсов, имеющих множественное значение параметров, в экономике, взаимораспределения памяти в ЭВМ, вычислительных комплексах, в локальных и глобальных сетях ЭВМ [1, 2, 8].

Известен "Контроллер обмена" [16], позволяющий осуществлять обмен информацией между блоками.

Известен также "Способ суммирования чисел" [17], позволяющий производить суммирование чисел.

В качестве прототипа выбрано "Устройство для распределения заданий по процессорам" [15], позволяющее автоматическое преобразование логических адресов процессоров в физические в многозаданном режиме и обработки возникающих сбоев.

Задача заключалась в следующем: 1) расширить функциональные возможности работы системы; 2) упростить алгоритм блока управления; 3) расширить круг решаемых задач.

Предлагаемая система распределения ресурсов с многими параметрами позволяет значительно расширить функциональные возможности, упростить алгоритм работы устройства расширить круг решаемых задач, включающий задачи баланса взаимодействия исполнительных подсистем в экономических и технических системах.

Решение задачи осуществляется тем, что система распределения ресурсов с многими параметрами, содержащая блок управления, отличающиеся тем, что дополнительно введены: 1-ый, 2-ой, и n-ый локализованные центры, магистраль передачи данных, причем первый информационный выход блока управления соединен со вторым информационным входом локализованного центра ЛЦ1, первый информационный вход которого соединен с первым информационным выходом магистрали передачи данных, второй информационный выход которой соединен с первым информационным входом локализованного центра ЛЦ2, информационный выход которого соединен со вторым информационным входом магистрали передачи данных, n-ый информационный выход которой соединен с первым информационным входом локализованного центра ЛЦn, информационный выход которого соединен с n-ым информационным входом магистрали передачи данных, первый информационный вход которой соединен с информационным выходом первого локализованного центра ЛЦ1, второй информационный вход локализованного центра ЛЦ2 соединен со вторым информационным выходом блока управления, третий информационный выход которого соединен со вторым информационным входом n-ого локализованного центра ЛЦn, первый и второй управляющие входы "ПУСК" и "СБРОС" блока управления являются внешними входами устройства.

ЛЦ1, ЛЦ2,..., ЛЦn - блоки служат для формирования избыточных ресурсов с многими параметрами, которые необходимо распределить по ассоциативно-запоминающим устройствам (АЗУ) других блоков, а также для получения, хранения и анализа ресурсов (продуктов) со своими параметрами, полученных от других блоков.

Магистраль передачи данных служит для формирования канала передачи ресурсов между локализованными центрами.

БУ - блок служит для управления устройством.

Теоретический платформой данного изобретения является структурно-функциональное направление современной теории систем. В рассматриваемом случае под системой понимается множество локальных подсистем (вершин графа) и обменные потоки (дуги графа) или результаты функционирования названных структурных компонентов. Определим норму взаимодействия и функционирования структурных компонентов, которые условимся называть локализованными центрами (ЛЦ). Каждый локализованный центр будем представлять в виде черного ящика с множеством входов мощностью Р и множеством выходов мощностью S. По каждому входу определим дефицит соответствующего материального или информационного потока, а по каждому выходу - скорость формирования материальных или информационных ресурсов заданного локализованного узла. Система локализованных узлов функционирует оптимально тогда, когда минимизирована при заданных ограничениях следующая функция: MINi<=Xj, (1) где MINi - объем ресурса и каждого параметра указанного ресурса; Xj - объем "свободного места" в локализованном центре; i - 1, 2, ...,N - число оперативно-запоминающих устройств в локализованном центре (ЛЦ); j - 1, 2,...,Т - число ассоциативно-запоминающих устройств в локализованном центре (ЛЦ).

В оперативно-запоминающихся устройствах каждого ЛЦ предварительно записывается двоичный код, который соответствует объемам избыточных ресурсов. В каждом локализованном центре ЛЦ имеется несколько оперативно-запоминающих (ОЗУ) устройств. Информация каждого ОЗУ соответствует определенному, конкретному ресурсу (продукту) с определяющими его параметрами. Например 1-ое ОЗУ - 1-ый ресурс - наименование ресурса (продукта), количество (объем) ресурса (продукта), вид (сорт) ресурса, цена ресурса, расстояние между локализованными центрами и т.д. 2-ое ОЗУ - 2-ой ресурс и его параметры, 3-е ОЗУ - 3-ий ресурс и его параметры, и т.д. Количество таких ОЗУ будет значение n. В оперативно-запоминающих устройствах (ОЗУ) каждого локализованного центра (ЛЦ) будет хранится информация по m параметрам.

В ассоциативно-запоминающих устройствах (АЗУ) каждого ЛЦ также предварительно записывается информация в виде двоичного кода, соответствующая наличию объема "свободных" мест по всем параметрам. Количество ассоциативно-запоминающих устройств (АЗУ) каждого локализованного центра ЛЦ соответствует значению k. Формируется столько "свободных мест" в АЗУ системы, сколько параметров определено в оперативно-запоминающих устройствах (ОЗУ) локализованных центров (ЛЦ). Задача системы распределения ресурсов с многими параметрами заключается в нахождении мест в АЗУ системы избыточных ресурсов и их параметров и передачи их для дальнейшего анализа. Если объемы избыточных ресурсов больше, чем наличие свободных мест, то распределения ресурсов не происходит. Процесс передачи избытка на свободные места будет возможен тогда, когда выполняется условие (1), т.е. объемы избыточных ресурсов и параметров равны или меньше предоставленных объемов "свободных" мест.

Таким образом, система распределения ресурсов с многими параметрами обеспечивает режим управления материальными потоками или информацией, который обеспечивает оптимальное сбалансированное функционирование системы взаимодействующих локализованных узлов (СВЛУ) по многим ресурсам и параметрам.

При рассмотрении СВЛУ необходимо решить одну из основных задач по распределению ресурсов между локализованными центрами (ЛЦ). Рассмотрим один локализованный центр (ЛЦ) в отдельности. ЛЦ производит какие-то продукты (сельхоз, промышленные, добывающие, перерабатывающие и т.д). Введем обозначения РС1 - ресурс 1-ый, РС2 - ресурс 2-ой, РС3 - ресурс 3-ий,..., РСn - ресурс n-ый. Каждый ресурс имеет несколько параметров в виде цены, сорта (вида), количества и т. д. Также введем обозначения для параметров 1-ого ресурса РС1 - ХП1РС1, УП2РС1, МП3РС1, RПmPC1. Буква "П" означает параметр. Буква "П" и число означает параметр и его номер, например параметр 1-ый, параметр 2-ой и т.д. Цифра перед буквой "П" представляет собой количество данного параметра. У этого ЛЦ имеются места для хранения этих или других ресурсов (продуктов) и их соответственных параметров, обозначим как WCM1, QCM2, ТСМ3,...,ВСМm для одного определенного ресурса и его параметров. Буква перед "свободным" местом указывает на объем "свободного" места под параметры. Возможна ситуация, когда "свободного" места у данного ЛЦ не хватает для хранения ресурса (продуктов) и его параметров, т.е. имеет место соотношение: Xz^PCi{wП1,...,fПj}>yCM1,.... sCMm, (2)
где PCi - i-ый избыточный ресурс;
wП1,...,fПj - количество параметров и их количественный эквивалент;
СМ1,...,CMm - "свободные" места;
Х - количество избыточного ресурса;
у, s - количественные выражения объемов свободных мест;
z - порядковый номер избыточного ресурса.

Такую ситуацию с продуктами (ресурсами) запишем следующим образом:

Над чертой (в числителе) перечисляются через знак # все продукты (ресурсы) и их параметры, находящиеся в избытке, а также указано их количество. Под чертой (в знаменателе) перечисляется наличие свободного места в ЛЦ. Определено наличие свободного места и указан его порядковый номер, а также "свободные" места под параметры. Такую запись будем называть избыток-свободное место. Представим систему, состоящую из 4 локализованных центров. Введем некоторые обозначения и ограничения: каждый локализованный центр (ЛЦ) должен иметь порядковый номер - натуральное число, все продукты (ресурсы) будем считать дискретными, т.е. их количества измеряются натуральными числами, ресурсы (продукты) и параметры, записанные в числителе одного локализованного центра (избыток), не должны быть записаны в знаменателе (свободное место).

Допустим система состоит из 5-ти локализованных центров. Количество продуктов (ресурсов) исчисляется числом 10, количество параметров исчисляется числом 6. Запишем каждый локализованный центр с точки зрения ситуации избыток-свободное место с указанием количества ресурса и параметров и объемами свободных мест.






При этой записи происходит однозначное определение избытков ресурсов и параметров каждого ЛЦ и "свободных" мест соответственно.

Ход решения задачи иллюстрирует фиг.11, наглядно поясняющая алгоритм работы системы распределения ресурсов с многими параметрами. Выпишем все "свободные" места со второго по пятый локализованный центр ЛЦ в строку. Выбирается первый избыточный ресурс РС1 1-ого локализованного центра, затем сравнивается количественный эквивалент этого ресурса со всеми "свободными" местами остальных локализованных центров. В ассоциативно-запоминающем устройстве осуществляется несколько видов сравнений: определения максимального числа, минимального, сравнения на равенство, на больше равно и т.д. Первый режим сравнения целесообразно выбирать в качестве поиска на равенство. Если равенство установлено, то выполняется пересылка избыточного ресурса PC на "свободное" место в АЗУ другого локализованного центра, по этому алгоритму осуществляется сравнение из этого же ОЗУ параметров этого ресурса. Если получен отрицательный результат сравнения, то АЗУ системы производят операцию сравнения на ближайшее большее значение. Если получен положительный результат сравнения, то на сумматоре-вычитателе находится разность между количеством избыточного ресурса и объемом "свободного" места. В это же АЗУ, где установлен положительный результат сравнения записывается избыточный ресурс и по другому адресу записывается полученная разность, аналогично система обрабатывает каждый параметр данного ресурса.

Допустим, что система определилась с одним ресурсом РС1, тогда необходимо считать из оперативно-запоминающего первый параметр ресурса, затем второй и т.д., пока не закончатся все характеристики ресурса. Как только система определилась с первым ресурсом и его параметрами, из второго ОЗУ считывается второй ресурс РС2 и соответственно его параметры, затем из третьего ОЗУ считывается третий РС3 и параметры, из n-ого ОЗУ считывается n-ый РСn и соответствующие параметры, по аналогичному алгоритму поиска "свободного места" попытаться найти "свободное место" в ассоциативно-запоминающих устройствах других локализованных центров ЛЦ. Процесс сравнения и распределения продолжается до тех пор, пока не будут просмотрены все избыточные ресурсы и соответствующие параметры всех локализованных центров и определены все возможные варианты эффективного распределения ресурсов. Если не будет положительного результата сравнения ни в первом, ни во втором случаях, то избыточные ресурсы и параметры останутся на прежнем месте, распределение в этом случае не выполняется.

После того как все избыточные ресурсы всех локализованных центров будут распределены, в АЗУ системы будет записана новая двоичная информация. В блоке анализа системы она обрабатывается арифметическим процессором или специализированными устройствами символьной обработки.

На фиг. 1 изображена структурная схема системы распределения ресурсов с многими параметрами.

На фиг.2 представлен вариант технической реализации локализованного центра ЛЦ1.

На фиг. 3 представлена структурная схема блока памяти БП1 - определения избыточных ресурсов в ОЗУ блока, а также для хранения ресурсов в АЗУ блока локализированного центра.

На фиг. 4 представлен вариант технической реализации блока формирования избыточных ресурсов БФИР.

На фиг. 5 представлен вариант технической реализации блока формирования "свободных мест" БФСМ.

На фиг. 6 представлен вариант технической реализации блоков: начальной установки и формирования адресов для записи и считывания информации в ОЗУ блока памяти - БНУА1, определения адреса для считывания и записи в АЗУ полученной информации - БПУ1.

На фиг. 7 представлена структура сигнала управления СУП1. Этот информационный сигнал состоит из шести частей. Каждая составляющая часть представляет собой тоже информационный сигнал.

На фиг.8 представлена функциональная схема блока анализа БАН1.

На фиг.9 - содержательная граф-схема (ГСА) работы устройства.

На фиг.10 - размеченная граф-схема (ГСА) работы устройства.

Система распределения ресурсов с многими параметрами (фиг.1) содержит локализованный центр 1 ЛЦ1, локализованный центр 2 ЛЦ2, локализованный центр 3 ЛЦn, магистраль 4 передачи данных, блок 5 управления.

Для описания алгоритма работы блока 5 управления используются следующие идентификаторы.

Список индентификаторов.

1. ЛЦ1 - первый локализованный центр.

2. ЛЦ2 - второй локализованный центр.

3. ЛЦn - n-локализованный центр.

4. Магистраль передачи данных.

5. БУ - блок управления.

6. ВХ1 - первый информационный сигнал.

7. ВХ2 - второй информационный сигнал.

8. BXn - n-ый информационный сигнал.

9. ВЫХ1 - первый выходной информационный сигнал.

10. ВЫХ2 - второй выходной информационный сигнал.

11. ВЫХn - n-ый выходной информационный сигнал.

12. СУП1 - первый сигнал управления.

13. СУП2 - второй сигнал управления.

14. СУПn - n-ый сигнал управления.

15. BXi - i-ый входной информационный сигнал.

16. КЛ1 - 1-ый электронный ключ.

17. ВХДi - i-ый информационный выход (выход с электронного ключа).

18. СНУ1 - первый информационный сигнал начальной установки первого блока памяти.

19. БП1 - первый блок памяти.

20. СС1 - выходной сигнал логического элемента ИЛИ2 блока первого формирования "свободных мест" БФСМ1.

21. РР1 - выходной инфомационный сигнал логического элемента ИЛИ3 блока первого формирования "свободных мест" БФСМ1.

22. СУМ-ВЫЧ1 - первый сумматор-вычитатель блока ЛЦ1.

23. РЗ1 - результат разности между i-выходным информационным сигналом ВХДi и информационным выходом блока памяти БП1 РР1.

24. БНУА - блок начальной установки и формирования адресов строк и столбцов оперативно-запоминающего устройства ОЗУ.

25. НУА1 - первый информационный сигнал начальной установки и формирования адресов блока БНУА1.

26. ОЗУ - оперативно-запоминающее устройство.

27. С/31 - сигналы записи/считывания ОЗУ1.

28. ВК1 - сигнал выбор микросхемы ОЗУ1.

29. ШД - шина данных ОЗУ блока БП1.

30. ШАС - шина адреса строк ОЗУ блока БП1.

31. ШАСТ - шина адреса столбцов ОЗУ блока БП1.

32. СУ01 - первый информационный сигнал выбора кристалла и считывания/записи ОЗУ.

33. БПУ - блок первоначальной установки и формирования адресов строк и столбцов ассоциативно-запоминающего устройства АЗУ блока памяти БП1.

34. СНУ1 - информационный сигнал обнуления счетчиков и прямоугольные импульсы блока БПУ1.

35. ИНУ - выходной информационный сигнал блока БПУ, состоящий из шины адреса и шины данных.

36. ИЛИ - логический элемент ИЛИ.

37. РЗ1 - результат разности, поступивший с выхода сумматора-вычитателя блока ЛЦ1.

38. ВИР - выходная информация с выхода логического элемента ИЛИ.

39. АЗУ - ассоциативно-запоминающее устройство блока памяти БП1.

40. СУА1 - информационный сигнал маскирования и управления записью и считывания информации из АЗУ.

41. УПА1 - информационный сигнал управления работой арифметического процессора АРЛП1 блока анализа БАН1.

42. УПС1 - информационный сигнал управления работой специализированных устройств символьной обработки ПРС01 блока анализа БАН1.

43. СчУД - двоичный счетчик, формирующий шину данных блока БНУА1/
44. ТИ1 - тактовые импульсы счетчика СчУД.

45. У01 - сигнал обнуления счетчика СчУД.

46. ШД1 - шина данных, выходной сигнал счетчика СчУД.

47. СчСЛ - двоичный счетчик, формирующий адреса строк ОЗУ блока БНУА1.

48. ГИ1 - генератор импульсов счетчика СчСЛ.

49. СБ1 - сигнал обнуления счетчика СчСЛ.

50. АСТ1 - адреса строк ОЗУ блока памяти БП1.

51. СчСТ - двоичный счетчик, формирующий адреса столбцов ОЗУ блока БНУА1.

52. ГИМ1 - прямоугольные импульсы счетчика СчСТ.

53. СРС1 - сигнал обнуления счетчика СчСТ.

54. АСТл1 - адреса столбцов ОЗУ блока памяти БП1.

55. СчД - двоичный счетчик, формирующий шину данных АЗУ блока памяти БП1.

56. ПИ1 - прямоугольные импульсы счетчика СчД.

57. СБ01 - сигнал обнуления двоичного счетчика СчД.

58. ШДА1 - шина данных АЗУ блока памяти БП1.

59. СчА - двоичный счетчик, формирующий адреса АЗУ блока памяти БП1.

60. ПИМ1 - прямоугольные импульсы счетчика СчА.

61. СБР1 - сигнал обнуления двоичного счетчика СчА.

62. ШАА1 - адресная шина АЗУ блока памяти БП1.

63. АРЛП1 - арифметический процессор блока анализа БАН1.

64. ПРС01 - специализированные устройства символьной обработки.

65. АРЛ1 - выходная информация арифметического процессора АРЛП1.

66. СИМ1 - выходная информация специализированных устройств символьной обработки ПРС01.

67. Стандартное устройство вывода.

68. РЕЗ1 - итоговый результат обработки блока анализа БАН1.

69. ПР - признак выхода из цикла при загрузки всех запоминающих устройств системы.

70. АПР - признак работы арифметического процессора.

71. РАВ - сравнения данных в АЗУ на равенство.

72. W/R1 - сигнал считывания/записи АЗУ1 блока памяти БП1.

73. М0 - 0-ой входной сигнал маски в АЗУ1 блока памяти.

74. M1 - 1-ый входной сигнал маски в АЗУ1 блока памяти.

75. М2 - 2-ой входной сигнал маски в АЗУ1 блока памяти.

76. М3 - 3-ий входной сигнал маски в АЗУ1 блока памяти.

77. W/Rm - сигнал считывания/записи АЗУm блока памяти БП1.

78. М0 - 0-ой входной сигнал маски в АЗУm блока памяти.

79. M1 - 1-ый входной сигнал маски в АЗУm блока памяти.

80. М2 - 2-ой входной сигнал маски в АЗУm блока памяти.

81. М3 - 3-ий входной сигнал маски в АЗУm блока памяти.

82. N - конечное количество оперативно-запоминающих устройств в системе.

83. Т - конечное количество ассоциативно-запоминающих устройств в системе.

84. i - счетчик текущего значения количества оперативно-запоминающих устройств в системе.

85. j - счетчик текущего значения количества ассоциативно-запоминающих устройств в системе.

86. С/Зn - сигналы записи/считывания ОЗУn.

87. ВКn - сигнал выбор микросхемы ОЗУn.

88. БФИР1 - блок формирования избыточных ресурсов и параметров блока памяти БП1.

89. БФСМ1 - блок формирования "свободных мест" блока памяти БП1.

90. ВИН1 - ВИНn - выходная информация блоков ОЗУ1 и ОЗУn соответственно, блока формирования избыточного ресурса БФИР1.

91. СР1 - CPm - выходные сигналы сравнения на равенство или на ближайшее большее АЗУ1 - АЗУm блока формирования "свободных мест" БФСМ1.

92. РЗР1 - РЗРm - информационные выходные сигналы АЗУ1-АЗУm блока первого формирования "свободных мест" БФСМ1.

93. ПРР - параметры одного конкретного ресурса.

Работа алгоритма системы распределения ресурсов с многими параметрами.

Содержательная ГСА управления приведена на фиг.9 и отражает работу блока управления (фиг.1).

По сигналам У00 и СБРОС:=1 (блоки 2 и 3 схемы алгоритма) (фиг.1) происходит установка в нуль всех элементов памяти устройства.

В блоке 4 алгоритма происходит анализ сигнала ПУСК. По этой команде начинается работа всей системы многоресурсного распределения.

В блоке 5 алгоритма происходит предварительная установка счетчиков i и j в состояние единицы i:=1, j:=1. Значение счетчика i изменяется от единицы до значения N и означает количество всех оперативно-запоминающих устройств системы. Значение счетчика j изменяется от единицы до значения Т и означает количество всех ассоциативно-запоминающих устройств системы. По сигналам У0: =1, СБ:=1, СБС:=1, СБО:=1, СБР:=1 происходит обнуление всех элементов памяти системы. Обнуляются счетчики блоков БНУА1 и БПУ1.

В блоках 6-10 схемы алгоритма представлен цикл, в котором происходит предварительная запись информации во все оперативно-запоминающие устройства (ОЗУ) и ассоциативно-запоминающие устройства (АЗУ) системы.

В блоке 6 алгоритма происходит анализ признака ПР - все запоминающие устройства загружены или нет. Если ПР принимает значение НЕТ, то происходит переход на блок 11 алгоритма и система начинает работать по распределению ресурсов. Если ПР равен ДА, то цикл загрузки еще не завершен и происходит предварительная запись значений ресурсов и их параметров в ОЗУ и "свободных мест" в АЗУ системы. Под условием ПР следует понимать результат логической функции (i<= N and j<=Т). Выход из цикла осуществляется при загрузке всех запоминающих устройств системы предварительной (начальной) информацией.

В блоке 7 алгоритма на входы счетчиков СчУД, СчСЛ, СчСТ, СчД, СчА блоков БНУА1 и БПУ1 подаются сигналы прямоугольных импульсов. Происходит подсчитывание двоичными счетчиками количества этих импульсов: ТИi:=1; ПИi:=1; ГИi: =1; ПИМi:=1; ГИМi:=1.

В блоке 8 алгоритма происходит запись информации в оперативно-запоминающие устройства (ОЗУ). При подачи сигналов на разрешающие входы значение нуля соответствующих ОЗУi системы BKi:=0: С/Зi:=0 происходит разрешение записи информации в ОЗУ1,...,ОЗУn. На входную шину ОЗУi поступает информационный сигнал ШД (шина данных) ОЗУi:=ШД. На адресные входы ОЗУi подаются адреса строк и столбцов: ОЗУi:=ШАС; ОЗУi:=ШАСТ.

В блоке 9 алгоритма происходит разрешение записи и запись информации в ассоциативно-запоминающие устройства системы. По сигналу WRj:=0 осуществляется запись в АЗУj информации, соответствующая "свободным местам" системы. По командам: AЗУj: =ШДAj, AЗУj:=ШAAj, AЗУj:=СУAj осуществляется подача на шину данных, адресные входы и входы маски соответствующей информации: данных, адресов и сигнала маски.

В блоке 10 счетчики i и j изменяют свое значение на единицу: i:=i+1, j:= j+1, т.е. происходит переход к следующим ОЗУ и АЗУ. При этом осуществляется переход на блок 6 алгоритма.

В блоке 11 алгоритма счетчики i и j принимают единичные значения: i:=1, j:=1.

Блоки 12-22 представляют собой процесс распределения ресурсов и параметров между локализованными центрами ЛЦ. Информация считывается из ОЗУi и записывается в соответствующие АЗУj системы. Сначала происходит поиск первого ресурса, при положительном результате - найдено "свободное место" в AЗУj. Затем из этого же ОЗУi по другому адресу считывается первый параметр этого же ресурса, в случае положительного результата происходит считывание второго параметра этого же ресурса, затем третьего и т.д. до обработки всех параметров данного ресурса. Поиск осуществляется вначале на равенство значений, в случае отрицательного результата дальнейший поиск проходит на ближайшее большее значение в этом же АЗУj. Из ОЗУi последовательно будет считан ресурс, а также его параметры. Количество ресурсов исчисляется значением n. Количество параметров данного ресурса может быть любым натуральным числом k.

В блоке 12 алгоритма анализируется значение N-i<=N, т.е. все ли ОЗУ системы просмотрены. По выходу НЕТ происходит переход на блок 26 алгоритма. В этом случае все оперативно-запоминающие устройства (ОЗУN) просмотрены и ассоциативно-запоминающие устройства (АЗУМ) системы проанализированы. Выход ДА означает, что распределение ресурсов и их параметров между локализованными центрами продолжается.

В блоке 13 алгоритма на входы оперативно-запоминающих устройств подаются разрешающие сигналы для считывания информации из ОЗУ системы: сигнал считывание/запись принимает значение единицы С/Зi:=1, а сигнал выбор микросхемы равен нулю ВКi:=0.

В блоке 14 алгоритма по командам: ОЗУi:=ШАС, ОЗУi:=ШАСТ, МАГ:=ВЫХi происходит подача на входы оперативно-запоминающих устройств адресов строк и адресов столбцов из блока БНУА, а также магистраль передачи данных принимает значение выходных данных из ОЗУi системы. Происходит процесс считывания информации из оперативно-запоминающих устройств.

В блоке 15 алгоритма по командам WRj:=0, AЗУj:=BXi происходит подача разрешающих сигналов на записывание информации в ассоциативно-запоминающие устройства (АЗУ) системы и осуществляется запись поступивших на входную шину АЗУj данных.

В блоке 16 алгоритма происходит анализ сигнала сравнения СС. Если сигнал сравнения СС равен единице, то происходит переход на блок 20 алгоритма, в системе произошло совпадение по равенству или ближайшее большее. Если СС равен нулю, то это означает, что совпадения на равенство или на ближайшее больше не произошло в одном АЗУ, в этом случае система анализирует содержимое информации следующего ассоциативно-запоминающего устройства (AЗУj). Переходим к следующему АЗУj.

В блоке 17 алгоритма происходит увеличение параметра j на единицу: j:= j+1, в этом случае осуществляется переход к следующему ассоциативно-запоминающему устройству системы.

В блоке 18 алгоритма анализируется значение j - сколько ассоциативно-запоминающих устройств АЗУ системы просмотрено. Выходом из этого цикла является просмотр всех АЗУ системы по выходу НЕТ блока. При этом осуществляется переход на блок 26 алгоритма. По выходу ДА происходит переход на блок 19 алгоритма - процесс просмотра и считывания информации из АЗУ продолжается.

В блоке 19 алгоритма по команде: WRj:=0 происходит подача разрешающего сигнала на вход очередного АЗУ для приема информации из ОЗУi системы, по команде АЗУi: = ВХi на вход ассоциативно-запоминающего устройства поступает входная информация.

В блоке 20 алгоритма анализируется условие РАВ на равенство или на больше равно входных данных ОЗУi и содержимого AЗУj. Условие РАВ анализируется только тогда, когда произошло совпадение на равенство или на больше равно, сигнал СС блок 18 алгоритма равен только единице. Если произошло сравнение на равенство, признак РАВ соответствует выходу ДА, то осуществляется переход на блок 23 алгоритма. Если произошло сравнение на больше равно данных - выход условной вершины 20 по НЕТ, то переход будет осуществлен на блок 21 алгоритма.

В блоке 21 алгоритма по команде PЗj:=BXДi-PPj происходит определение разности входного сигнала ВХДi и содержимой ячейки АЗУj - информационного сигнала PPj. Такая операция производится в случае сравнение данных на больше равно в АЗУj, при этом РРj>=ВХДi. По алгоритму работы системы входная информация ВХДi записывается по установленному адресу, а полученная разность PЗj записывается в этот же AЗУj, но по другому адресу.

В блоке 22 алгоритма по командам: WR:=0, АЗУj:=ВХДi, AЗУj:=PЗj происходит разрешение на записывание информации в AЗУj подачей нуля на вход WR, а также осуществляется запись входной информации ВХДi и полученной разности PЗj в АЗУj. При этом осуществляется переход на блок 24 алгоритма.

В блоке 23 алгоритма по командам WR:=0 и АЗУj:=ВХi происходит разрешение на запись информации в AЗУj и по установленному адресу записываются входные данные ВХi в ассоциативно-запоминающее устройство (AЗУj).

В блоке 24 алгоритма происходит процесс считывания параметров из ОЗУi данного ресурса. Этот ресурс нашел "свое место" в AЗУj, теперь необходимо произвести вначале операцию на равенство первого параметра этого же ресурса, если результат будет отрицательным, то необходимо производить сравнения на ближайшее больше, затем из этого же ОЗУ последовательно считываются остальные параметры. Для реализации операции считывания параметров блок управления генерирует сигналы, поступающие на вход блока БНУАi: СчСл:=ГИ1, СчСТ:=ГИМ1, АЗУj: = ВХi, ОЗУi: = ШАС, ОЗУi: =ШАСТ, МАГ:=ВЫХi. По этим сигналам на вход счетчиков столбцов и строк блока БНУАi: поступают прямоугольные импульсы: СчСл: = ГИ1, СчСТ:=ГИМ1. По командам ОЗУi:=ШАС, ОЗУi:=ШАСТ на вход ОЗУi поступают соответственно значения адресов строк и столбцов. По команде МАГ:= ВЫХi происходит передача данных из ОЗУi на магистраль передачи данных. По команде AЗУj:=BXi на вход АЗУj поступает входной информационный сигнал.

В блоке 25 алгоритма происходит анализ сигнала сравнения СС. Если сигнал сравнения СС равен единице - выход ДА, то происходит переход на блок 20 алгоритма, в системе произошло совпадение по равенству или ближайшее большее - считывается следующий параметр ресурса. Если СС равен нулю - выход НЕТ, то это означает, что совпадения на равенство или на ближайшее больше не произошло в данном АЗУ. При этом осуществляется переход на блок 26 алгоритма.

В блоке 26 алгоритма система анализирует содержимое информации следующего оперативно-запоминающего устройства ОЗУ, считывается ресурс из очередного ОЗУi по команде i:=i+1. По команде j:=1 анализируются "свободные места", начиная с первого АЗУ. Осуществляется переход на блок 12 алгоритма.

В блоке 27 алгоритма счетчик количества ассоциативно-запоминающих устройств j устанавливается в начальное состояние - единицу j:=1.

В блоках 28-34 алгоритма организованы циклы, в которых осуществляются процессы анализа распределенных ресурсов и их параметров системы. Информация считывается из ассоциативно-запоминающих устройств (АЗУ) и обрабатывается в блоке БАН анализа (фиг.8) системы.

В блоке 28 происходит сравнение текущего значения счетчика j с конечным значением количества ассоциативно-запоминающих устройств системы Т. Если j>T, то осуществляется переход по алгоритму на блок 35. Это условие является выходом из цикла. Если j<=Т, то процесс обработки информации продолжается блоками анализа системы. Это условие для продолжения работы системы по анализу ресурсов и параметров.

В блоке 29 алгоритма анализируется условие ПРР - параметры одного конкретного ресурса. По выходу ДА осуществляется переход на 34 блок алгоритма. В этом случае все параметры одного ресурса проанализированы. По выходу НЕТ процесс анализа параметров ресурса продолжается.

В блоке 30 алгоритма происходит считывание информации из ассоциативно-запоминающих устройств системы для дальнейшей обработки параметров ресурса в блоках анализа. По командам: ПИMj:=j, АЗУj:=ШААj происходит подача на счетчик СчАj блока БПУj (фиг.6) прямоугольных импульсов. На выходе двоичного счетчика формируются адреса ШAAj ассоциативно-запоминающих устройств (АЗУ). По этому адресу происходит считывание информации из AЗУj системы. По командам WR:=1, БAHj:=PPj осуществляется подача разрешающего сигнала на считывание информации из AЗУj и передача ее в блок анализа БAHj для дальнейшей обработки (фиг.8).

В блоке 31 алгоритма осуществляется анализ признака АРП. Этот признак соответствует работе арифметических процессоров АРЛПj или анализируется информация из AЗУj процессорами символьной обработки ПРCOj блока анализа БAHj (фиг. 6). Если выход этого блока соответствует утверждению ДА, то выходная информация из AЗУj обрабатывается арифметическим процессором APЛПj. Если выход соответствует НЕТ, то данные обрабатываются процессором символьной обработки ПPCOj.

В блоке 32 алгоритма происходит подача на вход арифметического процессора APЛПj сигналов управления по команде APЛПj:=УПAj из блока управления. По команде APЛПj:=PPj на вход арифметического процессора поступает информационный сигнал для дальнейшей обработки.

В блоке 33 алгоритма осуществляется подача управляющих сигналов на вход процессора символьной обработки ПРСОj по команде ПРCOj:=УПCj. По команде ПPCOj: = PPj поступает на вход процессора символьной обработки информация из ассоциативно-запоминающих устройств AЗУj блока памяти БПj.

В блоке 34 алгоритма счетчик j изменяет свое значение на единицу по команде j:=j+1. При этом осуществляется переход на блок 28 алгоритма.

Блок 35 алгоритма соответствует конечной вершине блок-схемы алгоритма.

Работа системы распределения ресурсов с многими параметрами.

Внешние управляющие сигналы "Пуск" и "Сброс" поступают в блок 5 управления. Работа системы заключается в следующем.

Каждый локализованный центр (ЛЦ) на первой стадии работы системы должен определиться со своими ресурсами (продуктами) и параметрами. Определить какие ресурсы и параметры будут в избытке и в каком количестве. Двоичный эквивалент количества избыточного ресурса и параметров будет предварительно записан в оперативно-запоминающее устройство каждого локализованного центра. Также каждый центр формирует объемы "свободных" мест. Эта информация записывается в виде двоичного кода в ассоциативно-запоминающее устройство каждого ЛЦ.

Система распределения ресурсов с многими параметрами может работать в двух режимах: безприоритетном и приоритетном. Безприоритетный режим работы системы осуществляется в очередном порядке распределения ресурсов и параметров. Этот режим характерен тем, что процесс считывания и сравнения двоичного эквивалента количества избыточного продукта (ресурса) и параметров из ОЗУ локализованного центра будет проходить с 1-ого по n-ый в очередном порядке. Сначала происходит распределение ресурсов и параметров 1-ого центра, затем 2-ого и т.д. до последнего.

Второй режим определяется приоритетным считыванием и сравнением ресурсов и параметров из ОЗУ локализованных центров. Блок управления может формировать сигналы управления выбором микросхемы и считывание/запись ОЗУ ЛЦ системы в приоритетном порядке. Вначале с наивысшим приоритетом, затем по убыванию. Отметим, что первым считывается 2-ой ресурс из 2-ого ОЗУ 1-ого ЛЦ, затем его параметры. Затем 3-ий ресурс со своими параметрами из 3-ого ОЗУ 3-ого ЛЦ и т. д. Это пример приоритетного распределения ресурсов представленной системы. Режимы работы системы формируются в блоке управления. Синтез комбинационной схемы приоритетного дешифратора не представляет затруднений [6, 7] .

Локализованный центр ЛЦ1 состоит (фиг.2) из электронного ключа КЛ1, блока памяти БП1 и сумматора-вычитателя СУМ-ВЫЧ1. На фиг.2 показана структура первого локализованного центра ЛЦ1. Все локализованные центры системы состоят из однотипных блоков, выполняющих одинаковые функции. На вход блока памяти БП1 вначале поступает входной сигнал (двоичный код избыточного ресурса) BXi. Одновременно этот сигнал поступает на вход электронного ключа КЛ1. На остальные входы блока памяти БП1 поступают информационные входы из блока 5 управления: СУА1 - информационный сигнал маскирования и управления записью и считывания информации в АЗУ1-АЗУm, СНУ1 - информационный сигнал обнуления счетчиков и прямоугольные импульсы блока БПУ1 предварительной установки, СУ01 - информационный сигнал выбора кристалла и считывания/записи в ОЗУ1-ОЗУn, НУА1 - информационный сигнал начальной установки и формирования адресов блока БНУА1 начальной установки и адреса. В блоке памяти БП1 происходит сравнение вначале на равенство входного сигнала BXi с предварительно установленной информацией в АЗУ локализованных центров системы. Если результат сравнения положительный, то входная информация записывается в АЗУ этого локализованного центра. Затем считываются из ОЗУi параметры этого же ресурса. Вначале режим сравнения также определен на равенство. Если результат сравнения отрицательный, то устанавливается режим сравнения во всех АЗУ системы на ближайшее большее как ресурса, так и параметров. Если результат сравнения положительный, то выходной сигнал CPi - сравнения устанавливается в единицу i-ого АЗУ j-ого локализованного центра. Это означает, что "свободного" места имеется больше, чем затребовано при распределении избыточного ресурса. Электронный ключ КЛi открывается и входной сигнал ВХДi поступает на вход сумматора-вычитателя. На второй вход сумматора-вычитателя поступает двоичный код PPj из АЗУj блока памяти БПi (фиг.2). При этом справедливо неравенство:
PPj>BXi. (9)
На выходе сумматора-вычитателя СУМ-ВЫЧi формируется разность PЗj между входными сигналами: PPj и BXi. Входная информация BXi и полученная разность PЗj записываются по соответствующим адресам в AЗУj по приходу сигнала из блока управления CУAj данного локализованного центра ЛЦk (фиг.2). Если результат сравнения отрицательный, то это означает что "свободного" места меньше, чем необходимо, распределение ресурса в этом случае не происходит. В случае положительного результата сравнения на равенство, а затем на ближайшее большее по алгоритму работы системы выполняется считывание параметров этого же ресурса из i-ого ОЗУ по очередному адресу следующего двоичного кода, эквивалентного избыточному параметру.

Блок памяти БП1 (фиг.3) состоит из двух блоков: блока формирования избыточного ресурса первый БФИР1 и блока формирования "свободных мест" первый БФСМ1. На вход блока БФИР1 поступают информационные сигналы: НУА1 - первый информационный сигнал начальной установки и формирования адресов блока БНУА1, СУ01 - первый информационный сигнал выбора кристалла и считывания/записи ОЗУ, выходным информационным сигналом блока БФИР1 является выходной сигнал ВЫХ1. На вход блока БФСМ1 поступают информационные сигналы: СНУ1 - информационный сигнал обнуления счетчиков и прямоугольные импульсы блока БФСМ1, РЗ1 - результат разности между i-выходным информационным сигналом ВХДi и информационным выходом блока БФСМ1 РР1, BXi - i-ый входной информационный сигнал, СУА1 - информационный сигнал маскирования и управления записью и считывания информации из АЗУ. Выходными сигналами блока являются: РР1 - выходной инфомационный сигнал логического элемента ИЛИ3 блока первого формирования "свободных мест" БФСМ1, СС1 - выходной управляющий сигнал логического элемента ИЛИ2 блока первого формирования "свободных мест" БФСМ1.

Блок формирования избыточного ресурса первый БФИР1 (фиг.4) состоит из оперативно-запоминающих устройств ОЗУ1-ОЗУn, блока БНУА1 начальной установки и формирования адресов строк и столбцов оперативно-запоминающего устройств ОЗУ1-ОЗУn, логической схемы ИЛИ1. Перед распределением ресурсов и параметров, т.е. основной работы системы, в ОЗУ1-ОЗУn записывается предварительная информация. В ОЗУ1-ОЗУn вносится информация об избытках ресурсов (продуктов) и их параметров. По приходу из блока управления информационного сигнала НУА1 - сигнала начальной установки и формирования адресов (фиг.4) вначале происходит обнуление счетчиков, формирующих адреса для записи информации в ОЗУ1-ОЗУn. Счетчики блока БНУА1: СчУД1, СчСЛ2, СчСТ3 (фиг.6) установлены в нулевое состояние. По приходу сигналов из блока управления: ТИ1, ГИ1, ГИМ1 блока БНУА1 на входы счетчиков СчУД1, СчСЛ2, СчСТ3 формируются шины данных ШД1, адреса строк ШАС1, а также адреса столбцов ШАСТ1, которые поступают на входы ОЗУ1-ОЗУn блока БФИР1. По адресам строк и столбцов данные записываются в оперативно-запоминающие устройства блока формирования избыточного ресурса. Эти данные соответствуют информации об избыточных ресурсах и их параметрах конкретного локализованного центра ЛЦk. Запись в ОЗУ происходит при установлении сигналов выбора микросхемы ВК1 - ВКn равными нулю, а также сигнала считывание/запись С/31-С/3n равными нулю [5]. В этом блоке происходит обнуление и запись соответствующей информации в элементы памяти блока первого формирования избыточного ресурса БФИР1.

Блок формирования "свободных" мест первый - БФСМ1 (фиг.5) состоит из ассоциативно-запоминающих устройств АЗУ1-АЗУm, БПУ1 - блока первой первоначальной установки и формирования адресов строк и столбцов ассоциативно-запоминающих устройств АЗУ1-АЗУm, логической схемы ИЛИ1, логических схем ИЛИ2, ИЛИ3. Перед распределением ресурсов и их параметров в АЗУ1-АЗУm записывается предварительная информация. В АЗУ1-АЗУm записывается двоичный код, соответствующий объемам "свободных" мест в локализованном центре ЛЦk. По приходу информационного сигнала СНУ1 - обнуления счетчиков и предварительной установки - на вход блока БПУ1 (фиг.5) происходит вначале обнуление счетчиков: СчД и СчА сигналами СБ01 и СБР1 (фиг.6). Затем на входы этих счетчиков поступают прямоугольные импульсы ПИ1 и ПИМ1, формируя шину данных ШДА1 и адресную шину ШАА1. Выходы счетчиков СчД и СчА блока БПУ1 предварительной установки поступают на вход логической схемы ИЛИ1 (фиг.5).

Выходная информация логической схемы ИЛИ1-ВИР1 поступает на вход ассоциативно-запоминающих устройств АЗУ1-АЗУm и записывается по сформированным адресам. Это предварительный этап работы системы, при котором записывается двоичная информация в АЗУ1-АЗУm, соответствующая "свободным" местам в ЛЦk. На этом этапе происходит обнуление и запись соответствующей информации в элементы памяти блока формирования "свободных" мест БФСМ1 [9].

Следующий этап работы системы заключается в считывании информации из ОЗУ1-ОЗУn одного локализованного центра и сравнении с двоичным кодом АЗУ1-АЗУm других ЛЦ системы. По установленным адресам ШАС и ШАСТ блока БНУА и соответствующим сигналам выбора микросхемы ВК, равным нулю, и считывание/запись С/З, равным единице, выбранного для работы ОЗУ, происходит считывание информации из памяти. На выходе ОЗУ формируется выходной информационный сигнал ВЫХ1, который соответствует избытку ресурса (фиг.4). Этот сигнал поступает на вход магистрали передачи данных (фиг.1). Через магистраль эта информация поступает на входы блоков памяти других локализованных центров. Входная информация ВХ1 поступает на вход логических элементов ИЛИ1-ИЛИm блоков формирования "свободных" мест БФСМ системы. С выхода схем ИЛИ1-ИЛИm двоичный код поступает на вход ассоциативно-запоминающих устройств АЗУ1-АЗУm (фиг. 5). В АЗУ1-АЗУm системы происходит сравнение поступившей информации с ранее записанным в запоминающие ячейки двоичном кодом. Если сравнение на равенство установлено, то по соответствующим адресам того же ОЗУi происходит считывание первого параметра этого же ресурса.

В начале в это АЗУj, где установлен положительный результат на сравнение ресурса, формируется режим сравнение на равенство теперь первого параметра. Если результат отрицательный, то устанавливается режим сравнения в АЗУj на ближайшее большее значение. Этот режим формируется с помощью информационного сигнала СУА1, поступающего на вход АЗУj из блока управления. При положительном результате на выходе АЗУj формируется сигнал СС1 сравнения равным единице. Полученная разность с выхода сумматора-вычитателя РЗ1 записывается по другому адресу в это же АЗУ, при дальнейшем процессе сравнения данные этой ячейки участвуют. В дальнейшем процесс считывания параметров из ОЗУi продолжается до тех пор, пока не будут считаны все параметры данного ресурса. В случае положительного результата в нескольких АЗУ системы процесс распределения ресурсов и параметров будет осуществлен только в одной АЗУj. В дальнейшем это АЗУj в распределении ресурсов и параметров не участвует. Система "запрещает" работу этой АЗУj. Затем происходит считывание ресурса из следующего ОЗУх системы. В начале считывается значение ресурса, в случае положительного результата считываются последовательно параметры этого же ресурса.

На фиг.1 на входы локализованных центров ЛЦn поступают из блока управления только по одному информационному сигналу СУПn - сигналу управления. Множественный поток сигналов между блоками значительно затрудняет чтение чертежей. В связи с этим на фиг.7 представлена структура сигнала управления СУП1 (под номером 1-ым взяты все блоки и сигналы для примера). В состав этого информационного сигнала входят также информационные сигналы: НУА1 - сигналы обнуления и формирование данных и адресов блока БНУА1 начальной установки, СНУ1 - сигналы обнуления и формирования данных и адресов блока БПУ1 предварительной установки, СУА1 - сигналы маски ассоциативно-запоминающих устройств, СУ01 - сигналы выбора микросхемы и считывания/запись, УПА1 - управление работой арифметического процессора, УПС1 - управление работой специализированными устройствами символьной информации. Основная задача информационных сигналов - осуществление связей между блоками и надежная передача двоичного кода между блоком управления и остальными устройствами системы.

Блок БНУА1 - начальной установки и формирования адресов строк и столбцов оперативно-запоминающего устройства ОЗУ состоит из двоичных счетчиков: СчУД - установки данных, СчСЛ - формирователя адресов столбцов, СчСТ - формирователя адресов строк (фиг.6). На входы двоичных счетчиков поступают сигналы из блока управления - установки в нулевое состояние: У01 - сброс в нуль счетчика СчУД, СБ1 - обнуление счетчика СчСЛ, СБС1 - обнуление счетчика СчСТ (фиг. 6). Перед началом загрузки элементов памяти все счетчики должны быть обнулены. По приходу сигналов прямоугольных импульсов: ТИ1 - тактовые импульсы, ГИ1 - генератор импульсов, ГИМ1 - генератор прямоугольных сигналов на входы соответствующих двоичных счетчиков происходит формирование шины данных ШД1 с выхода счетчика СчУД, адресов строк АСТ1 с выхода счетчика СчСЛ и адресов столбцов АСТл с выхода счетчика СчСТ (фиг.6). Все выходные сигналы двоичных счетчиков поступают на входы оперативно-запоминающих устройств системы (фиг.4).

БПУ1 - блок первоначальной установки и формирования адресов строк и столбцов ассоциативно-запоминающих устройств АЗУ1-АЗУm блока формирования "свободных" мест БФСМ1 состоит из двоичных счетчиков: СчД4 - счетчика данных ШДА1 и СчА5 - счетчика адреса ШАА1 (фиг.6). На входы счетчиков поступают сигналы СБ01 - сброс в нуль и СБР1 - обнуление, которые устанавливают эти устройства в нулевое состояние. По приходу сигналов ПИ1 - прямоугольные импульсы и ПИМ1 - тактовые прямоугольные импульсы - на входы счетчиков происходит формирование на их выходах: шины данных ШДА1 счетчика СчД4, адресной шины ШАА1 счетчика СчА5 (фиг.6). Выходные сигналы двоичных счетчиков поступают на вход логической схемы ИЛИ1, выход которой является входом данных и адресным входом ассоциативно-запоминающих устройств (АЗУm) системы.

Блок анализа БАН1 состоит из арифметического процессора АРЛП1, специализированного устройства обработки информации ПРС01 и стандартного устройства вывода (принтер, стриммер, НЖМД, НГМД). Основная задача этого блока - анализ поступившей на вход информации РР1 из ассоциативно-запоминающих устройств (АЗУ1-АЗУm) локализованного центра ЛЦ. Арифметический процессор АРЛП1 предназначен для выполнения всех арифметических операций с входными данными РР1. Это может быть универсальный процессор, а также ряд специализированных решающих устройств. На вход этого процессора поступают входные данные - РР1 из АЗУt и управляющие сигналы УПА1 из блока управления. Выходными данными этого процессора могут быть результаты арифметических операций - АРЛ1, которые поступают на вход стандартного устройства вывода. Специализированные устройства символьной обработки ПРС01 предназначены для решения поисковых задач, операций, связанных с функциями поиска и замены, сортировочными операциями входной информации и т.д.

В качестве примера можно привести ряд специализированных устройств по обработке символьной информации [10, 11, 12, 13, 14]. По приходу сигнала РР1 из AЗУt ЛЦ и управляющих сигналов УПС1 из блока управления на вход ПРС01 происходит выполнение операций по символьной обработке в зависимости от конкретно поставленной задачи. Выходная информация из специализированных устройств СИМ1 поступает на вход стандартного устройства вывода. Стандартным устройством вывода могут быть любые периферийные устройства: дисплей, принтер, стриммер, накопители на гибких магнитных лентах и дисках т.д.

Блок 5 управления синтезируется на основе ГСА алгоритма управления (фиг. 9) известным способом [3]. Размеченная ГСА работы блока 5 управления приведена на фиг.10, где обозначено:
Логические условия:
X1 : "У00"
X2 : "ПУСК"
X3 : "ПР"
X4 : "j<=T"
X7 : "СС"
X8 : "РАВ"
X9 : "ПРР"
Операторы:
У1 : "СБРОС:=1"
У2 : "i:=1"
У3 : "j:=1"
У4 : "У0:=1"
У5 : "СБ:=1"
У6 : "СБС:=1"
У7 : "СБО:=1"
У8 : "СБР:=1"
У9 : "ТИi:=1"
У10 : "ПИi:=1"
У11 : "ГИi:=1"
У12 : "ПИМi":=1"
У13 : "ГИМi:=1"
У14 : "BKi:=0"
У15 : "С/Зi:=0"
У16 : "ОЗУi:=ШД"
У17 : "ОЗУi:=ШАС"
У18 : "i:=i+1"
У19 : "j:=j+1"
У20 : "WRj:=0"
У21 : "АЗУj:=ШДАj"
У22 : "АЗУj:=ШААj"
У23 : "АЗУj:=СУАj"
У24 : "C/Зi:=1"
У25 : "ОЗУi:=ШАСТ"
У26 : "МАГ:=ВЫХi"
У27 : "АЗУj:=ВХi"
У28 : "РЗj:=ВХДi-РРj"
У29 : "АЗУj:=ВХДi"
У30 : "AЗУj:=PЗj"
У31 : "ПИМj:=1"
У32 : "WRj:=1"
У33 : "БAHj:=PPj"
У34 : "АРЛПj:=УПАj"
У35 : "APЛПj:=PPj"
У36 : "ПРСОj:=УПСj"
У37 : "ПPCOj:=PPj"
У38 : "СчСл:=ГИ1"
У39 : "СчСТ:=ГИМ1"
Источники информации
1. Маслов С.Ю. Теория дедуктивных систем и ее применение. - М.: Радио и связь, 1986. - 136 с. (Кибернетика).

2. Марков А.А., Нагорный Н.М. Теория алгорифмов. - М.: Наука. - 318 с. Главная редакция физико-математической литературы, 1984.

3. Успенский В.А., Семенов А.Л. Теория алгорифмов: основные открытия и приложения. - М.: Наука. Главная редакция физико-математической литературы, 1987. - 210 с.

4. Блэк Ю. Сети ЭВМ: Протоколы, стандарты, интерфейсы: Пер. с англ. - М. : Мир, 1990. - 506 с., ил.

5. Большие интегральные схемы запоминающих устройств: Справочник /А.Ю. Гордонов, Н. В. Бекин, В. В. Цыркин и др. Под ред. А.Ю. Гордонова и Ю.Н. Дьякова. - М.: Радио и связь, 1990. - 288 с., ил.

6. Алексенко А.Г., Шагурин И.И. Микросхемотехника: Учеб. пособие для вузов. - 2-е изд., перераб. и доп. - М.: Радио и связь, 1990. - 496 с., ил.

7. Баранов С. И. Синтез микропрограммных автоматов. - Энергия. Ленинградское отделение, 1974. - 184 с.

8. Фет Я. И. Параллельные процессоры для управляющих систем. - М.: Энергоиздат, 1981. - 160 с., ил.

9. Цифровые и налоговые интегральные микросхемы: Справочник под ред. С. В. Якубовского. - М.: Радио и связь, 1990. - 496 с., ил.

10. Патент N 2150740, бюл. N 16, 10.06.2000.

11. А.с. N 1667097, бюл. N 28, 30.07.1991.

12. Патент N 1837327, бюл. N 32, 30.08.1993.

13. Патент N 2067315.

14. Патент N 2067317.

15. Патент N 2017206 (прототип).

16. Патент N 2032214 (аналог).

17. Патент N 2145113 (аналог).


Формула изобретения

Система распределения ресурсов с многими параметрами, содержащая блок управления, отличающаяся тем, что дополнительно введены 1-й, 2-й, и n-й локализованные центры, магистраль передачи данных, причем первый информационный выход блока управления соединен со вторым информационным входом локализованного центра ЛЦ1, первый информационный вход которого соединен с первым информационным выходом магистрали передачи данных, второй информационный выход которой соединен с первым информационным входом локализованного центра ЛЦ2, информационный выход которого соединен со вторым информационным входом магистрали передачи данных, n-й информационный выход которой соединен с первым информационным входом локализованного центра ЛЦn, информационный выход которого соединен с n-м информационным входом магистрали передачи данных, первый информационный вход которой соединен с информационным выходом первого локализованного центра ЛЦ1, второй информационный вход локализованного центра ЛЦ2 соединен со вторым информационным выходом блока управления, третий информационный выход которого соединен со вторым информационным входом n-го локализованного центра ЛЦn, первый и второй управляющие входы "ПУСК" и "СБРОС" блока управления являются внешними входами системы.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11



 

Похожие патенты:

Изобретение относится к области параллельной обработки информации при обращении вычислительных устройств к общим ресурсам и может быть использовано при обработки информации в радиотехнических системах

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении управляющих и вычислительных систем высокой производительности

Изобретение относится к вычислительной технике и может быть использовано з процессорных системах при распределениизаявок между процессорами

Изобретение относится к вычислительной Технике и может быть использовано в многомашинных и многопроцессорных вычислительных системах для управления, доступом абонентов к общей магистрали

Изобретение относится к дискретной автоматике и вычислительной технике и может быть использовано в системе коллек-' тивного обслуживания, в частности на узлахсвязи вычислительных сетей с пакетной коммутацией для обеспечения их максимальной пропускной способности в условиях перегрузок

Изобретение относится к вычислительной технике и может быть применено в многомашинных системах и локальных сетях для управления доступом к общей магистрали

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике, в частности к устройствам для приоритетного обслуживания запросов

Изобретение относится к области вычислительной техники и может быть применено в многомашинных и многопроцессорных вычислительных системах

Изобретение относится к области параллельной обработки информации при обращении вычислительных устройств к общим ресурсам и может быть использовано при обработки информации в радиотехнических системах

Изобретение относится к области вычислительной техники, в частности, к устройствам приоритетного обслуживания запросов

Изобретение относится к области вычислительной техники, в частности к устройствам приоритетного обслуживания запросов

Изобретение относится к средствам для уменьшения общего числа периодов тактовых импульсов, необходимых для передачи данных по каналу связи между кристаллами интегральных схем

Изобретение относится к области вычислительной техники и может быть применено в системах обмена данными

Изобретение относится к вычислительной технике, в частности к устройствам приоритетного обслуживания запросов

Изобретение относится к области вычислительной техники и может быть использовано для обработки запросов с учетом их приоритетного обслуживания

Изобретение относится к вычислительной технике и может быть использовано для приоритетного обслуживания запросов

Изобретение относится к вычислительной технике, в частности к устройствам приоритетного обслуживания запросов

Изобретение относится к техническим средствам информатики и вычислительной технике и может быть использовано для решения задач по распределению ресурсов и параметров в экономике, распределения памяти в ЭВМ, вычислительных системах и комплексах, в сетях ЭВМ

Наверх