Корреляционное устройство

 

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано для сравнительного анализа случайных процессов, разнесенных во времени. Техническим результатом является возможность количественного определения степени подобия сигналов, действующих в различные моменты времени, разница между которыми не влияет на аппаратурный объем корреляционного устройства. Устройство содержит аналого-цифровой преобразователь, линию задержки, группу перемножителей, группу сумматоров, мультиплексор, блок деления, блок усреднения, блок управления. 2 ил.

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано для сравнительного анализа случайных процессов, разнесенных во времени.

Известно корреляционное устройство, содержащее линию задержки, перемножитель и блок усреднения, выход которого является выходом устройства, информационным входом которого служит вход линии задержки, выход которой подключен к первому входу перемножителя, второй вход которого объединен с входом линии задержки, а выход перемножителя подключен к входу блока усреднения [Куликов Е.И. Методы измерения случайных процессов. - М.: Радио и связь, 1986, с. 193, рис.5.1].

Устройство реализует метод последовательного вычисления значений корреляционной функции и отличается низким быстродействием, во-первых, и, во-вторых, на практике оказывается непригодным для исследования процессов, временной сдвиг между которыми значительно превышает интервал корреляции. Объясняется это тем, что несмотря на кажущуюся функциональную простоту, устройство получается достаточно сложным при попытках сориентировать его на обработку не перекрывающихся во времени процессов. В этом случае требуется линия задержки, обладающая способностью без искажений запоминать (задерживать) исследуемый процесс на время, равное временному сдвигу между этим процессом и вторым, что вызывает серьезное усложнение устройства даже при относительных сдвигах в несколько десятков минут.

Наиболее близким по технической сущности к предлагаемому устройству является корреляционное устройство, построенное по классической схеме параллельного корреляционного анализа и содержащее два аналого-цифровых преобразователя (АЦП), линию задержки с (m-1) отводами, m перемножителей, m сумматоров и регистратор, причем первые входы m перемножителей объединены и подключены к выходу первого АЦП, второй вход первого из m перемножителей подключен к выходу второго АЦП, а вторые входы остальных (m-1) перемножителей подключены к соответствующим (m-1) отводам линии задержки, вход которой соединен с выходом второго АЦП, выходы m перемножителей соединены с входами соответствующих т сумматоров, выходы которых подключены к соответствующим входам регистратора, первым и вторыми информационными входами корреляционного устройства являются соответственно информационные входы первого и второго АЦП [Грибанов Ю.И. и др. Автоматические цифровые корреляторы. М.: Энергия, 1971, с. 150, рис.4-6].

Устройство-прототип позволяет определять степень подобия (степень предполагаемой статистической взаимосвязи) двух процессов по значениям их взаимокорреляционной функции. Однако при вычислении взаимокорреляционной функции на входы устройства необходимо одновременно подавать оба исследуемых сигнала. В случае же, если они действуют в различные моменты времени, на различных интервалах наблюдения, то описанное устройство сравнить их не сможет - результатом будет оценка, соответствующая отсутствию какой-либо корреляции вообще. Это находится в полном согласии с методом взаимокорреляционного анализа. Конечно, параметр τ, задающий искусственно вводимый относительный временной сдвиг между исследуемыми процессами, теоретически способен быть сколь угодно большим и, следовательно, при каких-то больших значениях τ взаимокорреляционная функция R_XY(τ) может быть окажется и отличной от нуля. Несложно понять, что это произойдет, если т скомпенсирует реально возможный сдвиг между интервалами времени, на которых определены изучаемые процессы. Однако временной сдвиг может составлять многие часы и, следовательно, потребуется линия задержки на много часов. Такие линии задержки оказываются достаточно сложными, поскольку при попытке разработать подобную линию разработчики приходят к полноценному устройству для записи, хранения и считывания информации. В качестве примера можно привести линию задержки корреляционного измерителя, описанного в [Аванесян Г.Р. и др. Корреляционный измеритель времени задержки. - Приборы и техника эксперимента, 1989, №3, с. 237] и представляющую собой сложный функциональный узел, построенный на микросхемах ОЗУ. Разумеется, существуют различные способы сдвига сигналов, основанные на использовании различных носителей для запоминания информации. Однако в каждом из этих случаев коррелятор дополняется отдельным блоком хранения данных, который по стоимости и сложности может без труда превзойти сам коррелятор.

Недостаток корреляционного устройства-прототипа заключается в отсутствии функциональной возможности совместной обработки сигналов, действующих в различные моменты времени.

Технический результат, достигаемый при использовании настоящего изобретения, состоит в возможности количественного определения степени подобия сигналов, действующих в различные моменты времени, разница между которыми не влияет на аппаратурный объем корреляционного устройства.

Технический результат достигается тем, что в известное корреляционное устройство, содержащее аналого-цифровой преобразователь, линию задержки с (m-1) отводами, m перемножителей, m сумматоров, входы которых соединены с выходами соответствующих m перемножителей, первые входы которых объединены, второй вход первого из m перемножителей подключен к выходу аналого-цифрового преобразователя, вторые входы остальных (m-1) перемножителей подключены к соответствующим (m-1) отводам линии задержки, информационный вход которой соединен с выходом аналого-цифрового преобразователя, вход которого является информационным входом корреляционного устройства, согласно изобретению введены мультиплексор, блок деления, блок усреднения и блок управления, причем первые входы m перемножителей объединены с информационным входом линии задержки, выходы m сумматоров подключены к соответствующим m канальным входам мультиплексора, выход которого через блок деления подключен к входу блока усреднения, выход которого является выходом корреляционного устройства, тактовые входы аналого-цифрового преобразователя, линии задержки, всех m сумматоров и блока усреднения подключены соответственно к первому, второму, третьему и четвертому тактовому выходу блока управления, обнуляющий вход которого объединен с обнуляющими входами всех m сумматоров и блоком усреднения и является обнуляющим входом устройства, первым и вторым управляющими входами которого являются соответствующие входы блока управления, режимные входы m сумматоров объединены и подключены к соответствующему выходу блока управления, адресный выход которого соединен с адресным входом мультиплексора.

Сущность изобретения поясняется функциональными схемами.

На фиг.1 приведена функциональная схема корреляционного устройства; на фиг.2 - функциональная схема блока управления.

Корреляционное устройство по фиг.1 содержит АЦП 1, линию 2 задержки, группу перемножителей 3-1 - 3-m, группу сумматоров 4-1 - 4-m, мультиплексор 5, блок 6 деления, блок 7 усреднения и блок 8 управления. Выход АЦП 1 соединен с информационным входом DI линии 2 задержки и с объединенными первыми входами перемножителей 3-1 - 3-m, второй вход перемножителя 3-1 также подключен к выходу АЦП 1, а вторые входы перемножителей 3-2 - 3-m подключены к соответствующим (m-1) отводам линии 2 задержки, выходы перемножителей 3-1 - 3-m подключены к информационным входам соответствующих 4-1 - 4-m сумматоров, выходы которых подключены к соответствующим m канальным входам мультиплексора 5, выход которого через блок 6 деления соединен с входом блока 7 усреднения, выход которого является выходом корреляционного устройства, тактовые входы АЦП 1, линии 2 задержки, сумматоров 4-1 - 4-m и блока 7 усреднения подключены соответственно к тактовым выходам CLK 1, CLK 2, CLK 3 и CLK 4 блока 8 управления, обнуляющий вход RST которого объединен с обнуляющими входами сумматоров 4-1 - 4-m и блоком 7 усреднения и являются обнуляющим входом RST устройства, первым СO1 и вторым СO2 управляющими входами которого являются соответствующие входы блока 8 управления, информационным входом X, Y корреляционного устройства служит информационный вход АЦП 1, режимные входы сумматоров 4-1 - 4-m объединены и подключены к режимному выходу U/D блока 8 управления, адресный выход A которого соединен с адресным входом мультиплексора 5.

Блок 8 управления (фиг.2) содержит счетчики 9 и 10, триггеры 11, 12 и 13, элементы 2 И 14, 15, и 16, элементы 2 ИЛИ 17, 18, 19, 20, 21 и 22, элементы 23, 24, 25 задержки и генератор 26 тактовых импульсов. Первый и второй входы элемента 2 ИЛИ 17 являются соответственно первым СO1 и вторым СO2 управляющими входами блока 8, обнуляющим входом RST которого служат объединенные первые входы элементов 2 ИЛИ 18, 19, 20, 21 и 22, выходы которых подключены к обнуляющим входам триггера 11, счетчика 9, триггера 13, триггера 12 и счетчика 10 соответственно, вторые входы элементов 2 ИЛИ 18 и 19 объединены и подключены к выходу переполнения счетчика 9, вторые входы элементов 2 ИЛИ 20, 21 и 22 объединены и подключены к выходу переполнения счетчика 10, разрядные выходы которого являются адресным выходом А блока 8 управления, режимным выходом U/D которого является выход триггера 13, тактовыми выходами CLK 1, CLK 2, CLK 3 и CLK 4 блока 8 являются соответственно выход элемента 2 И 14, выход элемента 23 задержки, выход элемента 24 задержки, выход элемента 2 И 16, элементы 23, 24 задержки соединены последовательно, вход элемента 23 задержки соединен с выходом элемента 2 И 14, первые входы элементов 2 И 14 и 15 объединены и подключены к выходу генератора 26 тактовых импульсов, вторые входы элементов 2 И 14 и 15 подключены соответственно к выходам триггеров 11 и 12, а выходы элементов 2 И 14 и 15 подключены соответственно к суммирующим входам счетчиков 9 и 10, вход установки в единицу триггера 13 объединен с вторым входом элемента 2 ИЛИ 17, выход которого подключен к входу установки в единицу триггера 11, аналогичный вход триггера 12 соединен с выходом переполнения счетчика 9, второй вход элемента 2 И 16 через элемент 25 задержки соединен с выходом элемента 2 И 15.

Принцип действия корреляционного устройства основан на вычислении автокорреляционных функций (АКФ) каждого из исследуемых стационарных и эргодических сигналов Х(t) и Y(t), действующих в различные моменты времени и затем сравнения вычисленных АКФ R_XX(τ_m) и R_YY(τ_w). Оценкой степени подобия сигналов Х (t) и Y (t) является среднее отклонение М [ΔR_xу]:

где τ_m=(m-1)Δτ;

Δτ - дискрет задержки, вводимой линией 2 задержки (временной сдвиг между соседними отводами).

m - число ординат АКФ, равное числу каналов обработки. Результат М [ΔR_xy] формируется следующим образом. На первом этапе на вход X, Y устройства (фиг.1) поступает первый из исследуемых сигналов Х (t). Для запуска устройства подают первый управляющий импульс СO1, в ответ на что блок 8 управления начинает тактирование АЦП 1, линии 2 задержки, выполненной, например, в виде регистра сдвига, и сумматоров 4-1 - 4-m. Оцифрованный сигнал X(t_i), (t_i=i Δt; Δt - период дискретизации; i=l,2,...,K) с выхода АЦП1 поступает одновременно на вход DI линии 2 задержки и на объединенные первые входы перемножителей из группы 3, на вторые входы которых подаются задержанные копии Х (t_i). В результате к концу интервала наблюдения на выходах сумматоров группы 4 будут зафиксированы суммы

где m - порядковый номер сумматора (канала коррелятора);

К - количество отсчетов за время, равное интервалу наблюдения. Длительность интервала наблюдения отсчитывает блок 8 управления и по его окончании прекращает подачу тактовых импульсов CLK 1, CLK 2 и CLK 3 на АЦП 1, линию 2 задержки и сумматоры группы 4.

На прошедшем первом этапе, этапе формирования сумм вида (2), сумматоры группы 4 работали в режиме накапливающего суммирования операндов, поступающих на их информационный вход, при этом указанный режим задавался логическим уровнем нуля на режимных входах U/D сумматоров.

С появлением второго из исследуемых сигналов Y(t) и с подачей на вход СO2 второго управляющего импульса начинается второй этап функционирования устройства. При этом по аналогии с первым этапом на время интервала наблюдения подаются тактовые импульсы на соответствующие входы АЦП 1, линию 2 задержки и сумматора 3. Однако, в отличие от первого этапа, с поступлением импульса СO2 на режимном входе U/D блока 8 управления устанавливается высокий логический уровень, переводящий сумматоры группы 4 в режим вычитания. В результате потактного вычитания из содержимого памяти сумматоров группы 4 результатов произведений, формируемых на выходах перемножителей из группы 3 в m-ом канале, на выходе m-ого сумматора из группы 4 имеем разность

Результат (3) будет сформирован к окончанию интервала наблюдения, после которого прекращается подача тактовых импульсов с выходов CLK 1, CLK 2 и CLK 3 блока 8 управления и начинается формирование текущего адреса на адресном входе мультиплексора 5 и подача тактовых импульсов в блок 7 усреднения. Начинается третий этап - этап вычисления среднего отклонения M[ΔR_xу] вида (1).

Мультиплексор 5 последовательно, согласно текущему адресному коду, коммутирует на свой выход, то есть на вход блока 6 содержимое ΔS_m накапливающих сумматоров группы 4, определяемое формулой (3). Из упомянутой формулы несложно видеть, что для получения разности отсчетов АКФ соответствующих сигналам X(t) и У(t), величину ΔSm требуется разделить на количество отсчетов К за время, равное интервалу наблюдения, то есть сформировать среднее значение. Для выполнения этой функции в устройство и введен блок 6 деления на постоянный коэффициент К. В итоге на выходе блока 6 имеем разницу двух ординат АКФ:

После усреднения в блоке 7 отсчетов ΔR_xу(τ_m) в объеме, равном числу каналов m (в конкретном случае (1) m=M), получаем оценку среднего отклонения (1) М [ΔR_xу].

О степени сходства процессов Х(t) и Y(t) судят по тому, насколько мало среднее значение М [ΔR_xу] разности их АКФ R_xу(τ) и R_yy(τ). Разумеется, в идеальном случае абсолютному равенству вычисленных значений R_xx (τ) и R_yy (τ) будет соответствовать равенство нулю и их среднего отклонения. Следует также добавить, что по степени равенства АКФ судят и о степени сходства энергетических спектров процессов Х(t) и Y(t). Кроме того, учитывая, что при τ_m=0 АКФ численно равна дисперсии σ²=R_xx(0), а дисперсия σ² равна средней мощности процесса, в данном случае Х(t), заявленная структура способна вычислять и разность средних мощностей, сравниваемых процессов. Для этого достаточно зафиксировать на выходе блока 6 деления значение разности

|R_xx(τ_m)-R_xy(τ_m)|, при τ_m=0 (при m=1).

Останавливаясь на вопросах реализации заявленного корреляционного устройства, в качестве особенности следует упомянуть сумматоры из группы 4. Из принципа функционирования устройства ясно, используемые сумматоры должны быть одновременно и накапливающими, и реверсивными (то есть выполнять еще и функцию вычитания). Такие сумматоры известны, описаны в литературе и способов их построения может быть много. Например, для построения быстродействующего накапливающего реверсивного сумматора можно использовать комбинационный реверсивные сумматор, объединенный с регистром. Для этого многоразрядный выход сумматора соединяют с многоразрядным входом параллельной загрузки данных регистра, многоразрядный выход параллельного вывода данных которого подключают к многоразрядному входу первого из слагаемых сумматора, второй многоразрядный вход которого служит информационным входом накапливающего реверсивного сумматора, тактовым входом которого служит тактовый вход регистра. Управление режимом сложения/вычитания осуществляют по соответствующему входу сумматора. В качестве реверсивных сумматоров могут быть использованы, например, микросхемы 531 ИК2 или 533-, 555-, 1533 ИПЗ. Указанные микросхемы имеют специальные входы управления кодами операций и в зависимости от состояния логических уровней на них складывают либо вычитают входные операнды, поступающие без преобразования, в прямом коде [Аванесян Г.Р., Левшин В.П. Интегральные микросхемы ТТЛ, ТТЛШ: Справочник. - М.: Машиностроение, 1993, с. 135-136, 140-141].

Блок 7 усреднения в заявляемом корреляционном устройстве может быть выполнен в виде последовательного включенных накапливающего сумматора и устройства деления на постоянный коэффициент m=М.

Блок 8 управления (фиг.2) работает следующим образом. После обнуления всего корреляционного устройства, которое (обнуление) предшествует началу цикла вычислений, на вход СO1 подают первый запускающий импульс - признак наличия первого сигнала X(t). По фронту указанного импульса триггер 11 переходит в состояние высокого логического уровня на выходе, разрешая поступление тактовых импульсов через элемент 2И 14 на счетный вход счетчика 9 и на выходы блока 8 CLK 1, CLK 2 и CLK 3. На указанных трех последних выходах импульсные последовательности сдвинуты во времени друг относительно друга для обеспечения устойчивой работы корреляционного устройства. Счетчик 9 отсчитывает время, отводимое на наблюдение и накопление данных: дальняя по времени граница интервала наблюдения определяется моментом появления импульса переполнения на выходе Р указанного счетчика. В связи с чем триггер 11 переходит в исходное состояние, счет останавливается, а триггер 12 переводится в состояние высокого логического уровня и на счетный вход счетчика 10 разрешается прохождение тактовых импульсов: начинается формирование текущего адресного кода, который на данном этапе не используется. После перебора всех заданных параметрами устройства адресов и появления импульса переполнения на выходе Р упомянутого счетчика счет останавливается, так как триггер 12 возвращается в исходное состояние, а сам счетчик 10 еще и обнуляется. Коммутируемые во время указанного процесса на выход мультиплексора 5 данные с выходов канальных сумматоров группы 4 никак не используются. Это предопределено алгоритмом вычислений, а для того, чтобы на выходе блока 7 усреднения (выход корреляционного устройства) не появлялись не соответствующие результату коды, блок 7 на данном этапе не тактируется (на выходе CLK 4 блока 8 низкий логический уровень).

Следующий этап начинается с поступлением на вход СO2 второго запускающего импульса. При этом алгоритм работы блока 8 сохраняется прежним, за тем исключением, что триггер 13 переходит в единичное состояние и, как следствие, устанавливается высокий логический уровень на выходе U/D блока 8 - сумматоры группы 4 переходят в режим вычитания.

На третьем этапе, завершающим цикл вычислений, счетчик 10 формирует адресный код, по которому вызываются суммы ΔS_m вида (3) для усреднения в блоке 7, а на выход CLK 4 блока 8 подаются тактовые импульсы.

Элемент 23 задержки необходим для сдвига во времени тактовой последовательности CLK 2 относительно импульсов тактирования АЦП 1. Это время задержки должно быть достаточным для преобразования отсчета напряжения на входе АЦП 1 в цифровой код на его выходе и превышать время преобразования конкретно выбранного АЦП на (25-30)%. Тактирование сумматоров группы 4 также совершается со сдвигом во времени относительно моментов записи новой информации в тактируемую линию 2 задержки. При этом время задержки элемента 24 выбирается таким образом, чтобы оно превышало на (25-30)% суммарное время записи информации в линию 2 задержки и время выполнения операции умножения в перемножителях группы 3. Время задержки элемента 25 выбирают из условия превышения на (25-30)% общего времени передачи входного воздействия с информационного входа сумматора группы 4 на информационный вход блока 7 и суммарного времени задержки в элементах 23 и 24. Разумеется, суммарное время задержки в элементах 23, 24 и 25 должно быть меньше периода следования тактовых импульсов, вырабатываемых генератором 26.

Формула изобретения

Корреляционное устройство, содержащее аналого-цифровой преобразователь, линию задержки с m-1 отводами, m перемножителей, m сумматоров, входы которых соединены с выходами соответствующих m перемножителей, первые входы которых объединены, второй вход первого из m перемножителей подключен к выходу аналого-цифрового преобразователя, вторые входы остальных m-1 перемножителей подключены к соответствующим m-1 отводам линии задержки, информационный вход которой соединен с выходом аналого-цифрового преобразователя, вход которого является информационным входом корреляционного устройства, отличающееся тем, что в него введены мультиплексор, блок деления на постоянный коэффициент, блок усреднения и блок управления, причем первые входы m перемножителей объединены с информационным входом линии задержки, выходы m сумматоров подключены к соответствующим m канальным входам мультиплексора, выход которого через блок деления на постоянный коэффициент подключен к входу блока усреднения, выход которого является выходом корреляционного устройства, тактовые входы аналого-цифрового преобразователя, линии задержки, всех m сумматоров и блока усреднения подключены соответственно к первому, второму, третьему и четвертому тактовому выходу блока управления, обнуляющий вход которого объединен с обнуляющими входами всех m сумматоров и блоком усреднения и является обнуляющим входом устройства, первым и вторым управляющими входами которого являются соответствующие входы блока управления, режимные входы m сумматоров объединены и подключены к соответствующему выходу блока управления, адресный выход которого соединен с адресным входом мультиплексора.

РИСУНКИ

Рисунок 1, Рисунок 2