Устройство защиты информации от несанкционированного доступа

Изобретение относится к области защиты данных при обмене информацией. Техническим результатом является обеспечение защиты данных и повышение быстродействия. Устройство содержит блок буферной памяти, устройство сопряжения, формирователь команд управления устройством сопряжения, блок индикации, блок управления и преобразования поступающей информации в зашифрованный и расшифрованный вид, долговременное запоминающее устройство и устройство ввода информации с клавиатуры. 17 ил.

 

Изобретение относится к технике защиты данных при обмене, когда возникает необходимость хранения и передачи конфиденциальной информации.

Известно устройство защиты информации от несанкционированного доступа (см. патент РФ N 2022346 от 13.03.90, МПК: G 06 F 13/00, G 09 С 1/00, "Устройство защиты информации", Скрипко В.А., Шувариков В.М., опубл. 30.10.94. Бюл.20), содержащее блок задания программы защиты и обработки данных, блок управления преобразованием, блок сопряжения, два блока преобразования, блок буферной памяти и группу элементов ИЛИ. Первый и второй входы-выходы блока задания программы защиты и обработки данных являются входами-выходами данного устройства. Канал ввода-вывода системным интерфейсом соединен с входом-выходом блока сопряжения, информационный выход которого соединен с первыми информационными входами первого и второго блоков преобразования и блока управления преобразованием. Информационный вход блока сопряжения через группу элементов ИЛИ подключен к первым информационным выходам блока буферной памяти и первого блока преобразования, первый информационный выход которого соединен со вторым информационным входом блока управления преобразованием. Информационный вход блока управления преобразованием соединен со вторым информационным выходом первого блока преобразования, информационный выход которого соединен с информационным входом блока буферной памяти. Второй информационный выход первого блока преобразования соединен со вторым информационным входом первого блока преобразования. Управляющий выход блока сопряжения соединен с первыми управляющими входами блока буферной памяти и первого, и второго блоков преобразования, вторые управляющие входы которых соединены, соответственно, с первым и вторым управляющими входами блока управления преобразованием. Управляющий вход блока управления преобразованием соединен с управляющим выходом второго блока преобразования. Первый и второй сигнальные выходы, а также вход и выход сброса блока управления преобразованием соединены, соответственно, с первым и вторым сигнальными входами, а также с выходом сброса блока сопряжения. Выход сброса блока управления преобразованием соединен с входами сброса второго блока преобразования и блока буферной памяти, вход готовности которого соединен с сигнальным выходом блока сопряжения. Третий сигнальный вход блока сопряжения соединен с сигнальным выходом второго блока преобразования, первый сигнальный вход которого соединен с первым сигнальным входом блока буферной памяти. Второй сигнальный выход блока буферной памяти соединен с сигнальным входом блока управления преобразованием, третий сигнальный выход которого соединен со вторым сигнальным входом второго блока преобразования и сигнальным входом блока буферной памяти. Второй блок преобразования содержит диспетчер, три коммутатора и группу узлов преобразования. Первый и второй информационные входы блока преобразования соединены с информационными входами данных первого и второго коммутаторов, входы которых соединены, соответственно, с входами-выходами узлов преобразования группы, подключенными к соответствующим входам данных третьего коммутатора. Выход коммутатора является информационным выходом блока, первый управляющий вход которого соединен с управляющими входами диспетчера, третьего коммутатора и установочными входами первого и второго коммутаторов. Управляющие входы коммутаторов являются вторым управляющим входом блока преобразования, управляющий и сигнальный выходы, и первый, и второй сигнальные входы и вход сброса которого соединены, соответственно, с управляющим и сигнальными выходами, и первым и вторым сигнальным входами и входом сброса диспетчера. Блок управления преобразованием содержит узел выдачи команд, узел управления заключительными операциями и разделитель управляющих сигналов. Первый, второй и третий информационные входы, первый, второй сигнальные и первый управляющий выход блока соединены, соответственно, с первым, вторым и третьим входами, с первым, вторым и третьим выходами узла выдачи команд. Сигнальный вход, вход сброса и сигнальный выход блока преобразования соединены, соответственно, с первым и вторым входами и с первым выходом узла управления заключительными операциями, второй выход которого является выходом сброса блока и соединен с входами сброса узла выдачи команд и распределителя управляющих сигналов.

Недостатками известного устройства защиты информации от несанкционированного доступа являются сложность схемы и ограниченная надежность из-за большого количества элементов, шифрование и дешифрование информации с низким быстродействием и производительностью из-за многошаговости и многостадийности алгоритма работы.

Наиболее близким по совокупности существенных признаков к предлагаемому изобретению является устройство защиты информации от несанкционированного доступа (см. патент РФ N 2130641 от 24.08.98, МПК: G 06 F 13/00, G 09 С 1/00, Н 04 L 9/00, "Способ и устройство защиты информации от несанкционированного доступа", Божич В.И., Скубилин М.Д., Спиридонов О.Б., опубл. 20.05.99. Бюл.14), содержащее блок сопряжения, блок буферной памяти, блок преобразования, блок управления и блок адресации. Блок сопряжения первыми входами-выходами соединен с входами-выходами устройства. Блок буферной памяти первыми входами-выходами соединен со вторыми входами-выходами блока сопряжения. Вход блока адресации соединен с выходом блока сопряжения, выходом - с входом блока буферной памяти, а входом-выходом - с третьим входом-выходом блока преобразования. Блок преобразования первыми входами-выходами соединен со вторыми входами-выходами блока буферной памяти. Блок управления первым входом-выходом соединен с третьим входом-выходом блока сопряжения, а вторым входом-выходом - со вторым входом-выходом блока преобразования.

Недостатками известного устройства защиты информации от несанкционированного доступа являются сложность схемы и ограниченная надежность из-за большого количества элементов, шифрование и дешифрование информации с низким быстродействием и производительностью из-за многошаговости и многостадийности алгоритма работы.

Задачей, решаемой предлагаемым изобретением, является создание простого и надежного устройства защиты информации от несанкционированного доступа, обладающего способностью выполнять задачу по шифрованию и дешифрованию информации с максимальным быстродействием и производительностью.

Технический результат, заключающийся в создании простого и надежного устройства защиты информации от несанкционированного доступа, обладающего способностью выполнять задачу по шифрованию и дешифрованию информации с максимальным быстродействием и производительностью, достигается тем, что в устройство защиты информации от несанкционированного доступа, содержащее блок управления и преобразования поступающей информации в зашифрованный и расшифрованный вид, первая группа входов-выходов которого соединена с первой группой входов-выходов блока буферной памяти, вторая группа входов-выходов - с группой входов-выходов устройства сопряжения, введены формирователь команд управления устройством сопряжения, блок индикации, долговременное запоминающее устройство и устройство ввода информации с клавиатуры, группа входов которого является группой выходов клавиатуры, а группа выходов соединена с группой входов блока управления и преобразования поступающей информации в зашифрованный и расшифрованный вид, третья группа входов-выходов которого соединена с группой входов-выходов блока индикации, группа выходов которого является группой входов индикатора, а первый и второй входы соединены, соответственно, с первым и вторым выходами устройства сопряжения, вход-выход которого является каналом связи с внешним устройством, а группа входов соединена с первой группой выходов формирователя команд управления устройством сопряжения, первый вход-выход которого является каналом управления устройством, второй вход-выход - каналом самоконтроля устройства защиты информации от несанкционированного доступа, группа входов-выходов соединена с четвертой группой входов-выходов блока управления и преобразования, а вторая группа выходов соединена с группой входов долговременного запоминающего устройства, группа входов-выходов которого соединена с пятой группой входов-выходов блока управления и преобразования поступающей информации в зашифрованный и расшифрованный вид, вход которой является выходом клавиатуры.

Указанная совокупность признаков позволяет создать простое и надежное устройство защиты информации от несанкционированного доступа за счет уменьшения количества элементов в схеме и выполнять задачу по шифрованию и дешифрованию информации с максимальным быстродействием и производительностью за счет оптимизации алгоритма работы.

На фиг.1 представлена функциональная схема устройства защиты информации от несанкционированного доступа, на фиг.2 представлена функциональная схема блока управления и преобразования, на фиг.3 представлена принципиальная схема блока управления, на фиг.4 представлена принципиальная схема блока выбора команды, на фиг.3 представлена принципиальная схема блока сброса, на фиг.6 представлена принципиальная схема формирователя напряжения программирования, на фиг.7 представлена функциональная схема формирователя команд управления устройством сопряжения, на фиг.8 представлена принципиальная схема блока самоконтроля, на фиг.9 представлена принципиальная схема формирователя команд, на фиг.10 представлена принципиальная схема блока контроля, на фиг.11 представлена функциональная схема устройства ввода информации с клавиатуры, на фиг.12 представлена принципиальная схема шифратора, на фиг.13 представлена принципиальная схема блока гальванической развязки, на фиг.14 представлена принципиальная схема блока буферной памяти, на фиг.15 представлена принципиальная схема блока индикации, на фиг.16 представлена принципиальная схема долговременного запоминающего устройства, на фиг.17 представлена принципиальная схема устройства сопряжения.

Устройство защиты информации от несанкционированного доступа (фиг.1) содержит блок 1 буферной памяти (ББП), устройство 2 сопряжения (УС), формирователь 3 команд управления устройством сопряжения (ФКУУС), блок 4 индикации (БИ), блок 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид (БУППИЗРВ), долговременное запоминающее устройство 6 (ДЗУ) и устройство 7 ввода информации с клавиатуры (УВИК). Первая группа входов-выходов БУППИЗРВ 5 соединена с первой группой входов-выходов ББП1, а вторая группа входов-выходов - с группой входов-выходов УС2. Группа входов УВИ7 является группой выходов клавиатуры, а группа выходов соединена с группой входов БУППИЗРВ5. Третья группа входов-выходов БУППИЗРВ5 соединена с группой входов-выходов БИ4. Группа выходов БИ4 является группой входов индикатора, а первый и второй входы соединены, соответственно, с первым и вторым выходами УС2. Вход-выход УС2 является каналом связи с внешним устройством (на фиг.1 не показано), а группа входов соединена с первой группой выходов ФКУУС3. Первый вход-выход ФКУУС3 является каналом управления, второй вход-выход - каналом самоконтроля устройства защиты информации от несанкционированного доступа, группа входов-выходов соединена с четвертой группой входов-выходов БУППИЗРВ5, а вторая группа выходов соединена с группой входов ДЗУ6. Группа входов-выходов ДЗУ6 соединена с пятой группой входов-выходов БУППИЗРВ5. Вход БУППИЗРВ5 является выходом клавиатуры.

Блок 5 управления и преобразования (фиг.2) содержит блок 8 управления (БУ), блок 9 выбора команды (БВК), блок 10 сброса (БС) и формирователь 11 напряжения программирования (ФНП). Первый вход и первая группа выходов БУ8 соединена с первым выходом и первой группой входов БВК9, соответственно, второй вход соединен с первым выходом БС10. Вторая группа выходов, третий и четвертый входы, первая группа входов-выходов БУ8, первый вход ФНП 11, второй и третий выходы БС10 являются группой входов-выходов БУППИЗРВ5, соединенной с группой входов-выходов ФКУЗ (см. фиг.1). Первая группа входов БУ8 является группой входов БУППИЗРВ5, соединенной с группой выходов УВИК7 (см. фиг.1). Вторая группа входов-выходов БУ8 и первый выход ФНП11 являются группой входов-выходов БУП5, соединенной с группой входов-выходов ДЗУ6 (см. фиг.1). Третья группа выходов и третья группа входов-выходов БУ8 является группой входов-выходов БУП5, соединенной с группой входов-выходов ББП1 (см. фиг.1). Вторая группа входов БУ8, первый и второй входы, второй и третий выходы БВК9, второй выход ФНП11 являются группой входов-выходов БУППИЗРВ5, соединенной с группой входов-выходов УС2 (см. фиг.1). Выход БУ8, третий вход и четвертый выход БВК9, второй вход, третий и четвертый выходы ФНП11 и четвертый выход БС10 являются группой входов-выходов БУП5, соединенной с группой входов-выходов БИ4 (см. фиг.1). Вход БС10 является входом БУП5, в свою очередь являющимся выходом клавиатуры (см. фиг.1).

Блок 8 управления (фиг.3) содержит микроконтроллер 12, регистр адреса 13, дешифратор 14, оптопару 15, триггеры Шмитта 16, 17, элемент И-НЕ 18, резисторы 19-22, конденсаторы 23, 24, кварцевый резонатор 25. Первая группа входов микроконтроллера 12 соединена с УВИК7, первый, второй входы соединены с УС2, третий вход соединен с первым выходом оптопары 15 и через резистор 20 соединен с шиной питания (+5V), четвертый вход через триггер Шмитта 16 соединен с УС2, первая группа входов-выходов соединена с ДЗУ6, пятый вход соединен с БИ4, шестой, седьмой входы соединены с ФКУ3, восьмой вход соединен с общей шиной, девятый вход соединен с БВК9, вторая группа входов соединена с общей шиной, десятый вход через триггер Шмитта 17 соединен с УС2, одиннадцатый, двенадцатый входы через резисторы 21, 22, соответственно, соединены с шиной питания (+5V), тринадцатый, четырнадцатый входы соединены с общей шиной, пятнадцатый вход соединен с БС10, шестнадцатый, семнадцатый входы соединены с общей шиной через кварцевый резонатор 25 и конденсаторы 23, 24, соответственно. Вторая группа входов-выходов микроконтроллера 12 соединена с группой входов регистра адреса 13, с ФКУ3 и с ББП1, первая группа выходов соединена с ББП1, вторая группа выходов соединена с группой входов дешифратора 14, первый выход соединен с первым входом регистра адреса 13 и с ФКУ3, второй выход соединен с первым входом элемента И-НЕ 18 и с ФКУ3, третий выход соединен с вторым входом элемента И-НЕ 18, с ФКУ3 и с ББП1, четвертый выход соединен с ФКУ3, третья группа выходов соединена с БВК9. Второй вход регистра адреса 13 соединен с общей шиной, группа выходов соединена с ББП1. Первый, второй входы дешифратора 14 соединены с общей шиной, третий вход соединен с выходом элемента И-НЕ 18, группа выходов соединена с ББП1, первый, второй выходы соединены с ФКУЗ. Второй третий выходы оптопары 15 соединены с общей шиной, четвертый выход соединен с шиной питания (+5V), вход через резистор 19 соединен с УС2.

Блок 9 выбора команды (фиг.4) содержит резисторы 26, 27, триггеры Шмитта 28-31, мультиплексор 32 и элементы И 33-35. Вход триггера Шмитта 28 соединен с УС2 и через резистор 26 соединен с шиной питания (+5V), выход соединен с входом триггера Шмитта 30. Вход триггера Шмитта 29 соединен с УС2 и через резистор 27 соединен с шиной питания (+5V), выход соединен с входом триггера Шмитта 31. Первый вход мультиплексора 32 соединен с БИ4, второй вход соединен с выходом триггера Шмитта 31, третий вход соединен с выходом триггера Шмитта 30, группа входов соединена с общей шиной, четвертый, пятый входы и выход соединены с БУ8. Первый, второй входы элемента И 33, первый, второй входы элемента И34 и первый, второй входы элемента И 35 соединены с БУ8. Выход элемента И 33 соединен с БИ4. Выход элемента И 34 и выход элемента И 35 соединены с УС2.

Блок 10 сброса (фиг.5) содержит резисторы 36-40, конденсаторы 41, 42, диоды 43, 44, оптопару 45 и триггеры Шмитта 46, 47. Вход резистора 36 является выходом клавиатуры, выход через резистор 37 соединен с входом оптопары 45, через конденсатор 41 соединен с общей шиной. Первый выход оптопары 45 соединен с общей шиной и через диод 43 соединен с выходом резистора 37. Второй выход оптопары 45 соединен с шиной питания (+5V) и через резисторы 39, 40 соединен с входом триггера Шмитта 46, третий выход через резисторы 38, 40 соединен с входом триггера Шмитта 46. Выход резистора 38 через диод 44 соединен с шиной питания (+5V) и через конденсатор 42 соединен с общей шиной. Четвертый выход оптопары 45 соединен с общей шиной. Выход триггера Шмитта 46 соединен с ФКУ3 и соединен с входом триггера Шмитта 47, выход которого соединен с БУ8, ФКУУС3 и БИ4.

Формирователь 11 напряжения программирования (фиг.6) содержит триггеры Шмитта 48, 49, резисторы 50-60, транзисторы 61-65, конденсаторы 66-69 и диод 70. Вход триггера Шмитта 48 соединен с БИ4, выход через резисторы 50, 51 соединен с общей шиной и через резистор 50 соединен с первым входом транзистора 61, выход которого соединен с общей шиной. Второй вход транзистора 61 через резисторы 53, 52 соединен с шиной питания (+27V) и через резистор 53 соединен с первым выходом транзистора 62, вход которого соединен с шиной питания (+27V). Второй вход транзистора 62 соединен с входом резистора 54, выход которого через конденсатор 66 соединен с общей шиной, через резистор 56 соединен с общей шиной и через резистор 55 соединен с первым входом транзистора 63, второй вход которого соединен с шиной питания (+27V), а выход соединен с первым входом транзистора 65, с входом резистора 59, с БИ4, через конденсатор 67 соединен с общей шиной, через конденсатор 68 соединен с общей шиной. Выход резистора 59 соединен с первым входом транзистора 64, через конденсатор 69 соединен с общей шиной и через резистор 60 соединен с вторым входом транзистора 65, выход которого соединен с ДЗУ6, БИ4, УС2 и через диод 70 соединен с шиной питания (+5V). Выход транзистора 64 соединен с общей шиной, второй вход через резистор 58 соединен с общей шиной и через резистор 57 соединен с выходом триггера Шмитта 49, первый и второй входы которого соединены с ФКУЗ.

Формирователь 3 команд управления (фиг.7) содержит блок 71 самоконтроля (БСК), формирователь 72 команд (ФК) и блок 73 контроля (БК). Первый, второй выходы и первый, второй входы БСК71 соединены с первым, вторым входами и первым, вторым выходами ФК72, соответственно. Третий, четвертый выходы и третий, четвертый входы ФК72 соединены с первым, вторым входами и первым, вторым выходами БК73, соответственно. Вход-выход БК73 соединен с входом-выходом БСК71. Третий вход-выход БСК71 является входом-выходом ФКУУС3, в свою очередь являющимся каналом самоконтроля устройства защиты информации от несанкционированного доступа (см. фиг.1). Группа входов-выходов, пятый выход и группа входов ФК72 являются группой входов-выходов ФКУУС3, соединенной с группой входов-выходов БУППИЗРВ5 (см. фиг.1). Первая группа выходов ФК72 является группой входов-выходов ФКУ3, соединенной с группой входов-выходов УС2 (см, фиг.1). Вторая группа выходов ФК72 является группой выходов ФКУУС3, соединенной с группой входов ДЗУ6 (см. фиг.1). Третий и четвертый входы-выходы БК73 являются входами-выходами ФКУУС3, в свою очередь являющимися каналом управления устройства защиты информации от несанкционированного доступа (см. фиг.1).

Блок 71 самоконтроля (фиг.8) содержит ключ 74, индуктивную катушку 75, конденсаторы 76, 77, резисторы 78-94, транзисторы 95-98, диоды 99-106 и оптопары 107-110. Первый вход оптопары 108 соединен с шиной питания (+27V), с входом оптопары 110, через резистор 78 соединен с входом транзистора 95, через резисторы 80 и 82 соединен с первым входом оптопары 107, через диод 105 соединен с входом транзистора 97. Первый выход транзистора 95 соединен с входом резистора 83, второй выход соединен с первым входом транзистора 96, через резистор 83 и диод 102 соединен с первым выходом транзистора 97. Выход ключа 74 соединен с входом индуктивной катушки 75, выход которой соединен с входом резистора 83 и через конденсатор 76 соединен с общей шиной. Выход транзистора 96 через резистор 79 соединен с общей шиной. Первый выход оптопары 107 соединен с общей шиной и через резистор 86 соединен с вторым входом оптопары 107, второй выход через диод 99 соединен с третьим входом оптопары 107. Первый выход оптопары 108 через резистор 84 соединен с вторым входом транзистора 96 и через резистор 87 соединен с вторым входом оптопары 108, третий вход через резистор 90 соединен с ФК72, второй выход соединен с общей шиной и через диод 104 соединен с третьим входом оптопары 108. Первый выход оптопары 110 соединен с общей шиной, второй выход соединен с шиной питания (+5V), третий выход через резистор 92 соединен с первым входом транзистора 98, четвертый выход соединен с ФК72 и через резистор 94 соединен с шиной питания (+5V). Выход транзистора 98 через резистор 91 соединен с входом транзистора 97, второй выход которого через резистор 89 соединен с входом оптопары 109. первый выход которой соединен с общей шиной, второй выход соединен с шиной питания (+5V), третий выход соединен с ФК72 и через резистор 93 соединен с шиной питания (+5V), четвертый выход соединен с общей шиной, через диод 106 соединен с входом резистора 91, через резистор 88 соединен с вторым входом транзистора 98, через резистор 88 и диод 103 соединен с входом диода 102, через конденсатор 77 соединен с входом диода 102, через диоды 101 и 100 соединен с первым входом оптопары 108. Вход резистора 85 соединен с ФК72, выход через диод 99 соединен с шиной питания (+5V). Выход резистора 84 через резистор 81 соединен с общей шиной. Вход ключа 74 является каналом самоконтроля, вход-выход соединен с БК73.

Формирователь 72 команд (фиг.9) содержит базовые матричные кристаллы 111, 112 (БМК), элемент И-НЕ 113 и элементы И 114-116. Группа входов-выходов и первая группа входов БМК 111, группа входов-выходов и первая группа входов БМК 112 соединена с БУП5. Вторая группа входов БМК 111 соединена с общей шиной, первый вход соединен с шиной питания (+5V), второй вход соединен с БУП5. Группа выходов БМК 111 соединена с ДЗУ6, первый выход соединен с БУП5, третий, четвертый входы соединены с БК73, второй выход соединен с первым, вторым входами элемента И 114, третий выход соединен с первым и вторым входами элемента И 115, пятый вход соединен с БУП5, шестой вход соединен с первым входом БМК 112. Выходы элементов И 114, 115 соединены с БК73. Вторая группа входов БМК 112 соединена с общей шиной, второй вход соединен с шиной питания (+5V), первая группа выходов соединена с УС2, первый выход соединен с УС2, вторая группа выходов соединена с УС2, третий, четвертый входы соединены с БСК71, второй выход соединен с первым, вторым входами элемента И 116, третий выход соединен с первым и вторым входами элемента И-НЕ 113, пятый вход соединен с БУППИЗРВ5. Выход элемента И 116 и выход элемента И-НЕ 113 соединены с БСК71.

Блок 73 контроля (фиг.10) содержит ключи 117, 118, резисторы 119-137, индуктивную катушку 138, конденсаторы 139, 140, транзисторы 141-144, диоды 145-152 и оптопары 153-156. Первый вход оптопары 154 соединен с шиной питания (+27V), с входом оптопары 156, через резистор 121 соединен с входом транзистора 141, через резисторы 123 и 125 соединен с первым входом оптопары 153, через диод 151 соединен с входом транзистора 143. Первый выход транзистора 141 соединен с входом резистора 126, второй выход соединен с первым входом транзистора 142, через резистор 126 и диод 148 соединен с первым выходом транзистора 143. Выход ключа 118 соединен с входом индуктивной катушки 138, выход которой соединен с входом резистора 126 и через конденсатор 139 соединен с общей шиной. Выход транзистора 142 через резистор 122 соединен с общей шиной. Первый выход оптопары 153 соединен с общей шиной и через резистор 129 соединен с вторым входом оптопары 153, второй выход через диод 145 соединен с третьим входом оптопары 153. Первый выход оптопары 154 через резистор 127 соединен с вторым входом транзистора 142 и через резистор 130 соединен с вторым входом оптопары 154, третий вход соединен с шиной питания (+5V), второй выход через резистор 133 соединен с ФК72 и через диод 150 соединен с третьим входом оптопары 154. Первый выход оптопары 156 соединен с общей шиной, второй выход соединен с шиной питания (+5V), третий выход через резистор 135 соединен с первым входом транзистора 144, четвертый выход соединен с ФК72 и через резистор 136 соединен с шиной питания (+5V). Выход транзистора 144 через резистор 134 соединен с входом транзистора 143, второй выход которого через резистор 132 соединен с входом оптопары 155, первый выход которой соединен с общей шиной, второй выход соединен с шиной питания (+5V), третий выход соединен с ФК72 и через резистор 137 соединен с шиной питания (+5V), четвертый выход соединен с общей шиной, через диод 152 соединен с входом резистора 134, через резистор 131 соединен с вторым входом транзистора 144, через резистор 131 и диод 149 соединен с входом диода 148, через конденсатор 140 соединен с входом диода 148, через диоды 147 и 146 соединен с первым входом оптопары 154. Вход резистора 128 соединен с ФК72, выход через диод 145 соединен с шиной питания (+5V). Выход резистора 127 через резистор 124 соединен с общей шиной. Входы ключей 117, 118 являются каналом управления, вход-выход ключа 118 соединен с БСК71. Выход ключа 117 соединен с первым входом оптопары 154, через резисторы 119, 120 соединен с общей шиной и через резистор 119 соединен с входом индуктивной катушки 138.

Устройство 7 ввода информации (фиг.11) содержит шифратор 157 (Ш) и блок 158 гальванической развязки (БГР). Первый, второй, третий и четвертый выходы Ш157 соединены с первым, вторым, третьим и четвертым входами БГР158, соответственно. Группа входов Ш157 является группой входов УВИК7, в свою очередь являющихся выходами клавиатуры (см. фиг.1). Первый, второй, третий и четвертый выходы БГР158 являются группой выходов УВИК7, соединенной с группой входов БУППИЗРВ5 (см. фиг.1).

Шифратор 157 (фиг.12) содержит диоды 159-180. Входы диодов 159-166, 169, 170, 174, 180 являются выходами клавиатуры, выходы диодов 159-166, 169, 170, 174, 180 соединены с БГР158. Вход диода 180 через диод 168 соединен с БГР158. Вход диода 160 через диод 178 соединен с БГР158. Вход диода 161 через диод 173 соединен с БГР158. Вход диода 162 через диод 167 соединен с БГР158. Вход диода 164 через диод 176 соединен с БГР158. Вход диода 165 через диод 171 соединен с БГР158. Вход диода 166 через диод 172 соединен с БГР158. Вход диода 170 через диод 175 соединен с БГР158. Вход диода 172 через диод 177 соединен с БГР158. Вход диода 173 через диод 179 соединен с БГР158.

Блок 158 гальванической развязки (фиг.13) содержит резисторы 181-192, конденсаторы 193-196, диоды 197-200 и оптопары 201-204. Входы резисторов 192, 183, 186, 189 соединены с Ш157. Выход резистора 192 через резистор 181 соединен с входом оптопары 204, через конденсатор 196 соединен с общей шиной. Первый выход оптопары 204 соединен с общей шиной и через диод 200 соединен с выходом резистора 181, второй выход соединен с шиной питания (+5V) и через резистор 182 соединен с БУП5, третий выход соединен с БУП5, четвертый выход соединен с общей шиной. Выход резистора 183 через резистор 184 соединен с входом оптопары 201, через конденсатор 193 соединен с общей шиной. Первый выход оптопары 201 соединен с общей шиной и через диод 197 соединен с выходом резистора 184, второй выход соединен с шиной питания (+5V) и через резистор 185 соединен с БУП5, третий выход соединен с БУП5, четвертый выход соединен с общей шиной. Выход резистора 186 через резистор 187 соединен с входом оптопары 202, через конденсатор 194 соединен с общей шиной. Первый выход оптопары 202 соединен с общей шиной и через диод 198 соединен с выходом резистора 187, второй выход соединен с шиной питания (+5V) и через резистор 188 соединен с БУП5, третий выход соединен с БУППИЗРВ5, четвертый выход соединен с общей шиной. Выход резистора 189 через резистор 190 соединен с входом оптопары 203, через конденсатор 195 соединен с общей шиной. Первый выход оптопары 203 соединен с общей шиной и через диод 199 соединен с выходом резистора 190, второй выход соединен с шиной питания (+5V) и через резистор 191 соединен с БУП5, третий выход соединен с БУППИЗРВ5, четвертый выход соединен с общей шиной.

Блок 1 буферной памяти (фиг.14) содержит оперативные запоминающие устройства 205-208 (ОЗУ). Группы входов и группы входов-выходов ОЗУ 205-208 соединены с БУП5.

Блок 4 индикации (фиг.15) содержит микроконтроллер 209, резисторы 210-218, диоды 219-222, конденсаторы 223-226 и кварцевый резонатор 227. Первая группа входов микроконтроллера 209 соединена с общей шиной, первый вход соединен с УС2, второй вход соединен с входом резистора 212 и через конденсатор 223 соединен с общей шиной, третий вход соединен с входом резистора 215 и через конденсатор 224 соединен с общей шиной, первая группа выходов является первой группой входов индикатора, четвертый, пятый входы соединены с БУППИЗРВ5 и через резистор 216 соединены с шиной питания (+5V), вторая группа входов соединена с общей шиной, шестой вход соединен с БУППИЗРВ5, седьмой вход соединен с УС2, восьмой вход через резистор 217 соединен с шиной питания (+5V), первый выход является входом индикатора, девятый вход соединен с БУП5, десятый, одиннадцатый входы соединены с общей шиной через кварцевый резонатор 227 и конденсаторы 225, 226, соответственно. Вторая группа выходов через резистор 218 соединена с шиной питания (+5V). Второй выход соединен с БУППИЗРВ5, третья группа выходов является второй группой входов индикатора, третий выход соединен с БУППИЗРВ5. Выход резистора 212 через резистор 210 соединен с УС2, через резистор 211 соединен с общей шиной, через диод 219 соединен с шиной питания (+5V), через диод 220 соединен с общей шиной. Выход резистора 215 через резистор 213 соединен с УС2, через резистор 214 соединен с общей шиной, через диод 221 соединен с шиной питания (+5V), через диод 222 соединен с общей шиной.

Долговременное запоминающее устройство 6 (фиг.16) содержит постоянные запоминающие устройства 228, 229 (ПЗУ), триггеры Шмитта 230, 231. Группа входов ПЗУ 228 и группа входов ПЗУ 229 соединена с ФКУ3. Первый вход ПЗУ 228 соединен с выходом триггера Шмитта 230, вход которого соединен с ФКУЗ. Второй вход ПЗУ 228 соединен с БУП5. Группа входов-выходов ПЗУ 228 и группа входов-выходов ПЗУ 229 соединена с БУП5. Первый вход ПЗУ 229 соединен с выходом триггера Шмитта 231, вход которого соединен с ФКУЗ. Второй вход ПЗУ 229 соединен с БУП5.

Устройство 2 сопряжения (фиг.17) содержит коммутаторы 232-234, диоды 235-247, реле 248-259, ключи 260-280 и резисторы 281-284. Группа входов коммутатора 232, группа входов коммутатора 233 и группа входов коммутатора 234 соединены с ФКУУС3. Первый вход коммутатора 232, первый вход коммутатора 233 и первый вход коммутатора 234 соединены с шиной питания (+5V). Второй, третий входы коммутатора 232, второй, третий входы коммутатора 233 и второй, третий входы коммутатора 234 соединены с общей шиной. Четвертый вход коммутатора 232, четвертый вход коммутатора 233 и четвертый вход коммутатора 234 соединены с шиной питания (+27V). Первый, второй, третий и четвертый выходы коммутатора 232 через диоды 235-238 и реле 248-251, соответственно, соединены с шиной питания (+27V). Первый, второй, третий и четвертый выходы коммутатора 233 через диоды 239-242 и реле 252-255, соответственно, соединены с шиной питания (+27V). Первый, второй, третий и четвертый выходы коммутатора 234 через диоды 243-246 и реле 256-259, соответственно, соединены с шиной питания (+27V). Выходы ключей 260-269 являются каналом связи устройства защиты информации от несанкционированного доступа (см. фиг.1). Первый вход ключа 260 соединен с БИ4. Второй вход ключа 260 и выход ключа 261 соединены с БУППИЗРВ5 и ДЗУ6. Первый вход ключа 262 соединен с шиной питания (+5V), второй вход через ключ 270 соединен с ФКУУС3. Первый вход ключа 263 соединен с общей шиной, второй вход через ключ 271 соединен с ФКУУС3. Первый вход ключа 264 соединен с шиной питания (+5V), второй вход через ключ 272 соединен с БУППИЗРВ5 и через ключ 272 и резистор 282 соединен с шиной питания (+5V). Первый вход ключа 265 соединен с общей шиной, второй вход через ключ 273 соединен с БУППИЗРВ5 и через ключ 273 и резистор 281 соединен с шиной питания (+5V). Входы ключей 266, 267 соединены с шиной питания (+27V). Входы ключей 268, 269 соединены с общей шиной и через диод 247 соединены с шиной питания (+27V). Выходы ключей 274-277, первый выход ключа 278, первый выход ключа 279 и выход ключа 280 являются каналом связи устройства защиты информации от несанкционированного доступа (см. фиг.1). Выходы ключей 274, 275 и 278-280 соединены с БУППИЗРВ5. Второй выход ключа 276 и второй выход ключа 277 через резисторы 283 и 284, соответственно, соединены с БУП5. Входы ключей 278, 279 соединены с ФКУ3.

Устройство защиты информации от несанкционированного доступа (фиг.1) работает следующим образом. По запросу с блока 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид с внешнего устройства (на фиг.1 не показано) (по каналу связи с внешним устройством) через устройство 2 сопряжения поступает управляющая программа, которая под управлением блока 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид записывается в блок 1 буферной памяти. Под управлением этой программы производится преобразование информации, т.е. ее зашифрование или расшифрование. С клавиатуры вводится ключевая информация, необходимая для формирования ключа преобразования, а также - контрольная информация, предназначенная для контроля правильности функционирования программы. Эта информация записывается в долговременное запоминающее устройство 6 при помощи блока 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид. Затем управление передается программе, находящейся в блоке 1 буферной памяти. На индикаторе отображается меню, состоящее из двух режимов работы: зашифрование и расшифрование. (Индикатором управляет блок 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид через блок 4 индикации).

Работа в режиме зашифрования данных производится следующим образом. По запросу с блока 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид с внешнего устройства (на фиг.1 не показано) (назовем его "отправитель А") по каналу связи с внешним устройством передаются данные, подлежащие зашифрованию и передаче "получателю В". Эти данные передаются через устройство 2 сопряжения, предназначенного для согласования внешнего устройства (на фиг.1 не показано) с блоками устройства защиты информации от несанкционированного доступа, в блок 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид, а затем записываются в блок 1 буферной памяти. Далее производится зашифрование данных, находящихся в блоке 1 буферной памяти, по алгоритму, определяемому управляющей программой. Зашифрованные данные записываются в блок 1 буферной памяти. После этого зашифрованные данные передаются из блока 1 буферной памяти (под управлением блока 5 управления и преобразования) в формирователь 3 команд управления, где они усиливаются по мощности и передаются через канал управления устройством получателю В.

Работа в режиме расшифрования данных производится следующим образом. По запросу с блока 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид от отправителя В (на фиг.1 не показан) (который в режиме зашифрования был получателем) по каналу управления устройством поступают зашифрованные данные, которые в формирователе 3 команд управления устройством сопряжения преобразовываются по уровню и поступают на вход блока 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид. Затем под управлением блока 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид зашифрованные данные записываются в блок 1 буферной памяти. Далее производится расшифрование данных, находящихся в блоке 1 буферной памяти, по алгоритму, определяемому управляющей программой. Расшифрованные данные записываются в блок 1 буферной памяти. После этого блок 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид считывает из блока 1 буферной памяти расшифрованные данные и передает их через устройство 2 сопряжения (по каналу связи с внешним устройством) получателю А (на фиг.1 не показан), который в режиме зашифрования был отправителем.

Для проверки правильности работы устройства защиты информации от несанкционированного доступа проводится его работа в режиме самоконтроля. При этом блок 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид проводит проверку всех блоков, а также канала связи с внешним устройством и канала управления. Для этих целей используется канал самоконтроля. Команды, передаваемые по этому каналу, принимаются через канал управления устройством и канал связи с внешним устройством. После этого они анализируются блоком 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид. Кроме того, команды, передаваемые по каналу управления устройством и каналу связи с внешним устройством, поочередно принимаются через канал самоконтроля и анализируются блоком 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид.

При необходимости производится приведение устройства защиты информации от несанкционированного доступа в исходное состояние (сброс). Для этого с клавиатуры на блок 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид поступает команда, приводящая устройство защиты информации от несанкционированного доступа в исходное состояние. После этого работа устройства защиты информации от несанкционированного доступа начинается сначала.

Блок 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид (фиг.2) работает следующим образом. После подачи напряжения питания на блок 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид блок 10 сброса формирует импульс сброса, приводящий блок 8 управления в исходное состояние. При необходимости блок 10 сброса может сформировать импульс сброса после поступления на него команды с клавиатуры. Блок 8 управления работает под управлением внутренней или внешней программы. Внутренняя программа находится в блоке 8 управления, а внешняя в блоке 1 буферной памяти. Она управляет загрузкой внешней программы в блок 1 буферной памяти, а внешняя программа - преобразованием информации. Под управлением этих программ блок 8 управления управляет устройством 2 сопряжения, формирователем 3 команд управления устройством сопряжения, долговременным запоминающим устройством 6, считывает информацию из устройства 7 ввода информации. Переключение каналов связи между устройством 2 сопряжения и блоком 4 индикации осуществляет блок 9 выбора команды, который работает под управлением блока 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид. Формирователь 11 напряжения программирования формирует импульс напряжения, поступающий на устройство 2 сопряжения и в долговременное запоминающее устройство 6. Импульс напряжения программирования поступает также в блок 4 индикации для контроля параметров импульса. Управляется формирователь 11 напряжения программирования блоком 4 индикации и формирователем 3 команд управления устройством сопряжения.

Блок 8 управления (фиг.3) работает следующим образом. После подачи напряжения питания (+5V) или нажатия клавиши СБРОС блок 10 сброса формирует импульс сброса, который приводит микроконтроллер 12 в исходное состояние. После этого микроконтроллер 12 начинает свою работу под управлением программы, находящейся в блоке 1 буферной памяти. Чтение программы начинается с начального адреса, следующий выбираемый адрес определяется самой программой. Так как микроконтроллер 12 имеет мультиплексную шину адреса/данных (AD0...AD7), то младший байт адреса фиксируется в регистре адреса 13, куда он записывается под управлением микроконтроллера 12. Обмен данными производится по шине адрес/данные. Старшие адреса фиксируются на выводах AD8...AD10 микроконтроллера 12. Чтение программы из блока 1 буферной памяти производится под управлением сигналов, формируемых микроконтроллером 12 и дешифратором 14. Кроме того, дешифратор 14 производит выборку модуля в формирователе 3 команд управления. Обращение к дешифратору 14 производится под управлением сигналов и микроконтроллера 12 через элемент И 18. Управление формирователем 3 команд управления устройством сопряжения осуществляется при помощи сигналов микроконтроллера 12: AD0...AD7, объединенных в шину адреса/данных, , CLK, NMI, EXTIN. Управление блоком 9 выбора команд осуществляется при помощи сигналов микроконтроллера 12: TXD, RXD, HSO.0...HSO.3, PWM0. Обмен данными между блоком 8 управления и долговременным запоминающим устройством 6 осуществляется при помощи микроконтроллера 12 (порт Р1). Сигналы с устройства 7 ввода информации с клавиатуры поступают на выводы аналого-цифровой порта ACH0...ACH3. Неиспользованные выводы HSI.0,HSI.1 микроконтроллера 12 подключаются к выводу питания (+5V) через резисторы 21, 22, соответственно. Конденсаторы 23, 24 и кварцевый резонатор 25 являются внешними элементами внутреннего генератора микроконтроллера 12.

На входы АСН4...АСН7 и Т2САР поступают контрольные сигналы с устройства 2 сопряжения. На входы АСН4, АСН5 они поступают непосредственно, т.к. они формируются в формирователе 3 команд управления устройством сопряжения, поступают в устройство 2 сопряжения, а затем - в блок 8 управления (в микроконтроллер 12). Сигналы, поступающие на входы АСН7 и Т2САР формируются во внешнем устройстве (на фиг. не показан) и согласованы по уровню с входными сигналами микроконтроллера 12. Поэтому для повышения помехоустойчивости блока 8 управления они поступают на входы микроконтроллера 12 через триггеры Шмитта 16, 17. Сигнал, поступающий на вход АСН 6, также формируется во внешнем устройстве (на фиг. не показан), но имеет амплитуду большую, чем амплитуда входного сигнала микроконтроллера 12. Поэтому он поступает на вход АСН 6 микроконтроллера 12 через оптопару 15 типа "диод-инвертор". Инвертор выполнен с открытым выходом. Поэтому его выход подключается к шине питания (+5V) через нагрузочный резистор 20. Для ограничения тока через светодиод оптопары 15 сигнал с устройства 2 сопряжения поступает на оптрон 15 через ограничивающий резистор 19.

Блок 9 выбора команды (фиг.4) работает следующим образом. После поступления управляющих сигналов на выводы S1, S2 мультиплексора 32 к его выходу Y происходит подключение соответствующего коммутируемого канала: I0,I1 или I2. При этом через мультиплексор 32 передаются сигналы от блока 4 индикации и от устройства 2 сопряжения. Сигналы от устройства 2 сопряжения поступают на входы I1,I2 мультиплексора 32 через триггеры Шмита 28, 29, 30, 31 (для повышения помехоустойчивости устройства). Входы триггеров Шмита 28, 29 подключаются к шине питания (+5 В) через резисторы 26, 27 для формирования положительного уровня напряжения на входах этих микросхем, когда с устройства 2 согласования не поступают сигналы. С выхода Y сигналы поступают в блок 8 управления. С блока 8 управления сигналы поступают на распределитель команд, выполненный на элементах И 33, 34, 35. Команда передачи данных поступает на объединенные входы элементов И 33, 34, 35. На выход команда приходит только тогда, когда на другом входе соответствующего элемента присутствует разрешающий потенциал.

Блок 10 сброса (фиг.5) работает следующим образом. После подачи напряжения питания (+5 В) на выходе оптопары 45 (диод-инвертор) присутствует положительное напряжение, приблизительно равное +5V. Конденсатор 42 заряжается через резистор 39 до уровня логической единицы. Напряжение положительной полярности поступает на вход триггера Шмитта 46. Выходной сигнал триггера Шмитта 46 инвертируется триггером Шмитта 47, который формируют крутой фронт перепада напряжения с задержкой, равной времени заряда конденсатора 42.

После прихода импульса напряжения положительной полярности с клавиатуры на выходе оптопары 45 появляется уровень напряжения логического нуля: происходит разряд конденсатора 42 через резистор 38 и выход оптопары 45 до уровня логического нуля на входе триггера Шмитта 46. Это напряжение передается на выход триггера Шмитта 47. После окончания импульса напряжения, поступившего с клавиатуры, на выходе оптопары 45 появляется уровень напряжения положительной полярности, приблизительно равный +5 В. Конденсатор 42 заряжается через резистор 39 до уровня логической единицы на входе триггера Шмитта 46. На выходе триггера Шмитта 47 происходит перепад напряжения с уровня логического нуля до уровня логической единицы. Выходное напряжение передается в блок 8 управления, формирователь 3 команд управления, блок 4 индикации. Резисторы 36, 37 ограничивают ток через светодиод оптопары 45. Конденсатор 41 и диод 43 служат для защиты светодиода оптопары 45 от помех. Диод 44 служит для разряда конденсатора 42 после снятия напряжения питания.

Формирователь 11 напряжения программирования (фиг.6) работает следующим образом. На вход триггера Шмитта 48, предназначенного для усиления сигнала, поступающего с блока 4 индикации, поступает ШИМ-последовательность (импульсная последовательность, имеющая постоянную частоту и регулируемую скважность). С выхода триггера Шмитта 48 эта последовательность поступает на преобразователь ШИМ-последовательности в напряжение, который состоит из двухкаскадного усилителя, выполненного на транзисторах 61, 62, резисторах 50-54, 56, конденсаторе 66, и эмиттерного повторителя, выполненного на транзисторе 63, резисторе 55, конденсаторах 67, 68. Сигнал с выхода триггера Шмитта 48 усиливается по мощности двухкаскадным усилителем. Конденсатор 66 заряжается выходным током усилителя через резистор 54 и разряжается через резистор 56. Заряд конденсатора 66 происходит в момент прохождения импульса от триггера Шмитта 48, когда транзисторы 61, 62 открыты. Разряд конденсатора 66 происходит в промежутки времени между импульсами, когда транзисторы 61, 62 закрыты. Таким образом, на конденсаторе 66 формируется постоянное напряжение, величина которого зависит от скважности импульсной последовательности. Эмиттерный повторитель предназначен для согласования выхода усилителя с низкоомной нагрузкой. Напряжение на конденсаторах 67, 68 контролируется блоком 4 индикации, который регулирует скважность ШИМ-последовательности. Затем с формирователя 3 команд управления поступает импульс записи, который инвертируется триггером Шмитта 49 и усиливается усилителем, выполненным на транзисторах 64, 65, резисторах 57-60, конденсаторе 69, диоде 70. Усиленный усилителем сигнал записи поступает в долговременное запоминающее устройство 6, устройство 2 сопряжения и блок 4 индикации для контроля параметров импульса.

Усилитель работает следующим образом. При отсутствии сигнала на входе триггера Шмитта 49, на его выходе присутствует напряжение, соответствующее уровню логической единицы. Транзистор 64 открыт за счет тока, поступающего на его базу через резистор 57, конденсатор 69 разряжен. Транзистор 65 включен по схеме эмиттерного повторителя. Напряжение с конденсатора 69 (приблизительно равное нулю) передается на выход эмиттерного повторителя, диод 70 открыт. В долговременное запоминающее устройство 6 и устройство 2 сопряжения передается напряжение, приблизительно равное 4,3 В, которое необходимо для чтения данных из этих устройств. Это же напряжение поступает в блок 4 индикации для контроля. С приходом импульса записи на выходе триггера Шмитта 49 появляется напряжение с уровнем, соответствующим логическому нулю. Транзистор 64 закрывается, а конденсатор 69 заряжается через резистор 59 до напряжения питания усилителя. Напряжение с конденсатора 69 передается на выход эмиттерного повторителя. Диод 70 запирается более высоким напряжением на катоде, чем на аноде. В долговременное запоминающее устройство 6, устройство 2 сопряжения и блок 4 индикации поступает напряжение, приблизительно равное напряжению питания усилителя. После окончания импульса записи транзистор 64 открывается, разряжая конденсатор 69. С выхода усилителя в долговременное запоминающее устройство 6, устройство 2 сопряжения и блок 4 индикации поступает напряжение, приблизительно равное 4,3 В.

Формирователь 3 команд управления устройством сопряжения (фиг.7) работает следующим образом. Формирователь 3 команд управления устройством сопряжения работает под управлением блока 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид. После поступления управляющих команд с блока 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид на формирователь 72 команд последний формирует команды в соответствии с алгоритмом функционирования устройства. Формирователь 72 команд формирует команды управления устройством 2 сопряжения. Формирует информацию для записи в долговременное запоминающее устройство 6. К ней относятся: адрес, по которому производится запись и/или чтение данных; управляющие сигналы, при помощи которых производится запись (стирание) или чтение данных. Кроме того, формирователь 72 команд обменивается данными с блоком 73 контроля и блоком 71 самоконтроля. Блок 73 контроля и блок 71 самоконтроля усиливают по мощности сигналы, поступающие на их вход от формирователя 72 команд, и передают их по каналу управления устройством и каналу самоконтроля, соответственно. Кроме того, они принимают сигналы, поступающие с канала управления (для блока 73 контроля) и канала самоконтроля (для блока 71 самоконтроля) и преобразовывают их по уровню. После этого сигналы передаются на формирователь 72 команд, а затем - в блок 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид.

Блок 71 самоконтроля (фиг.8) работает так же как блок 73 контроля.

Формирователь 72 команд (фиг.9) работает следующим образом. Базовые матричные кристаллы (БМК) 111, 112 идентичны друг другу, с фиксированным алгоритмом работы. БМК 111, 112 работают под управлением команд, поступающих с блока 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид. Они могут осуществлять передачу данных в параллельном формате, а также прием и передачу данных в последовательном формате. В параллельном формате запись информации производится в порты PA, PB, PC. В последовательном формате передача данных производится через выводы ТХ+,ТХ - (через вывод ТХ + предается уровень логической единицы, а через вывод ТХ - - уровень логического нуля). Прием данных осуществляется через выводы RX+, RX - (через вывод RX + принимается уровень логической единицы, а через вывод RX - - уровень логического нуля). Каждый из портов PA, PB, PC, ТХ, RX имеет свой адрес, по которому определяется соответствующий порт.

Работу формирователя 72 команд рассмотрим в двух режимах: записи и чтения.

В режиме записи формирователь 72 команд работает следующим образом. После подачи напряжения питания на вход RSTI БМК 111, 112 приходит сигнал сброса, приводя БМК 111, 112 в исходное состояние. Далее с блока 5 управления и преобразования на вход БМК 110 или БМК 111 приходит команда выбора модуля, активизируя соответствующий БМК, а затем - адрес и данные по шине адреса/данных (выводы DI0...DI7). Сначала записывается адрес при помощи сигнала ALE, а затем поступают данные, которые записываются при помощи сигнала . После приема данных на выходе INT выбранного БМК формируется сигнал подтверждения приема данных. Принятые данные передаются на адресуемый порт.

Формирователь 72 команд в режиме чтения данных работает аналогично с тем отличием, что после появления на выходе INT выбранного БМК сигнала, информирующего о приходе данных через порт RX, на вход соответствующего БМК (с выхода которой получен сигнал INT) приходит команда выбора модуля, активизируя соответствующий БМК, а затем - адрес (соответствующий порту RX) по шине адреса/данных (выводы DI0...DI7). Далее после прихода на БМК сигнала происходит считывание данных блоком 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид. Элемент И-НЕ 113 и элементы И 114-116 необходимы для усиления выходных сигналов.

Тактирование БМК 111 и 112 осуществляется от блока 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид по входу NC.

Блок 73 контроля (фиг.10) работает следующим образом. После подачи напряжения питания управляющие импульсы на входе блока отсутствуют. На выходе присутствует напряжение, равное половине напряжения питания. После прихода импульса напряжения с формирователя 72 команд на один из входов блока 73 контроля (например, на вход, связанный с оптопарой 154) открываются выходной транзистор оптопары 154 и транзистор 142. При этом на выходе блока 73 контроля формируется уровень логического нуля. Аналогично, после прихода импульса напряжения с формирователя 72 команд на другой вход блока 73 контроля открывается выходной транзистор оптопары 153 и транзистор 141. При этом на выходе блока 73 контроля формируется уровень логической единицы. Сигнал с выхода блока 73 контроля поступает в блок 71 самоконтроля или на выход устройства защиты информации от несанкционированного доступа по каналу управления. Блок 73 контроля не только передает, но и принимает сигнал с канала связи или с блока 71 самоконтроля. В этом случае на входах блока 73 контроля сигналы отсутствуют, транзисторы 141 и 142 закрыты. Если на выход блока 73 контроля пришел сигнал с уровнем логической единицы, то открывается транзистор 144; через светодиод оптопары 156 протекает ток, ограниченный резистором 135. На выходе оптопары 156 формируется уровень напряжения логического нуля. После окончания импульса напряжения на выходе блока 73 контроля транзистор 144 закрывается, на выходе оптопары 156 формируется уровень напряжения логической единицы. Аналогично, после прихода сигнала с уровнем логического нуля открывается транзистор 143, через светодиод оптопары 155 протекает ток, ограниченный резистором 132; на выходе оптопары 155 формируется уровень напряжения логического нуля. После окончания импульса транзистор 143 закрывается, на выходе оптопары формируется сигнал с уровнем логической единицы. Сигналы с выходов оптопар 155, 156 считываются формирователем 72 команд.

Устройство 7 ввода информации с клавиатуры (фиг.11) работает следующим образом. Данные, поступающие с клавиатуры, представлены в позиционном коде. Эти данные поступают на вход шифратора 157, который преобразует их в двоичный код. С выхода шифратора 157 данные поступают на вход блока 158 гальванической развязки, обеспечивающего гальваническую развязку между шифратором 157 и блоком 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид, куда поступают данные. Блок 158 гальванической развязки предназначен для повышения помехозащищенности устройства 7 ввода информации с клавиатуры.

Шифратор 157 (фиг.12) работает следующим образом. Он предназначен для преобразования напряжения высокого уровня на одном из 12 входов в двоичный код, формируемый на четырех выходах. После поступления с клавиатуры на один из входов шифратора 157 положительного напряжения (на всех остальных входах присутствует сигнал низкого уровня) на его выходах формируется двоичный код, соответствующий тому входу, на котором находится напряжение высокого уровня. Таким образом, 12 разным позициям напряжения высокого уровня на входах соответствуют 12 различных комбинаций напряжений высокого и низкого уровня на выходах.

Блок 158 гальванической развязки (фиг.13) работает следующим образом. Он обеспечивает гальваническую развязку между шифратором 157 и блоком 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид. Блок 158 гальванической развязки состоит из четырех одинаковых каналов. Первый канал состоит из резисторов 192, 181, 182, конденсатора 196, диода 200 и оптопары 204. Второй канал состоит из резисторов 183-185, конденсатора 193, диода 197 и оптопары 201. Третий канал состоит из резисторов 186-188, конденсатора 194, диода 198 и оптопары 202. Четвертый канал состоит из резисторов 189-191, конденсатора 195, диода 199 и оптопары 203. Работу блока 158 гальванической развязки рассмотрим на примере первого канала. Пока на входе канала присутствует напряжение низкого уровня через светодиод оптопары 204 не протекает ток - на выходе фотоинвертора оптопары 204 находится сигнал высокого уровня. Так как фотоинвертор имеет открытый выход, то резистор 182 используется в качестве нагрузки выхода фотоинвертора. После поступления на вход канала напряжения высокого уровня через светодиод оптопары 204 начинает протекать ток, ограниченный резисторами 192 и 181. Фотоинвертор оптопары 204 переключается в состояние, при котором на его выходе будет напряжение низкого уровня. Конденсатор 196 и диод 200 служат для защиты от помех. Таким образом, каждый канал не только осуществляет гальваническую развязку сигналов, но и инвертирует их.

Блок 1 буферной памяти (фиг.14) работает следующим образом. Он состоит из одинаковых оперативных запоминающих устройств 205-208 (ОЗУ). В этих ОЗУ одноименные выводы адреса A0...A10 и данных D0...D7, а также вход управления записью/чтением RD/ объединены. ОЗУ могут работать в режиме записи и чтения. Выбор ОЗУ осуществляется при помощи сигнала выбора модуля, поступающего на вход , подключенный параллельно входу . Выводы A0...A10, , , RD/ являются входами, выводы D0...D7 являются входами (в режиме записи) и выходами (в режиме чтения).

Работа блока 1 буферной памяти в режиме чтения происходит следующим образом. На адресные входы поступает двоичный код, определяющий адрес, с которого будет считан байт данных. Далее на выбираемое ОЗУ поступает сигнал выбора микросхемы низкого уровня. На входе RD/ присутствует сигнал высокого уровня. По переднему фронту сигнала выбора ОЗУ на выходах D0...D7 появляются данные, находящиеся в выбранной ОЗУ по заданному адресу, а по заднему фронту - выходы D0...D7 переходят в состояние с высоким импедансом.

Работа блока 1 буферной памяти в режиме записи происходит следующим образом. На адресные входы поступает двоичный код, определяющий адрес, по которому будет записан байт данных, а на входы D0...D7 поступают данные, записываемые в ОЗУ по выбранному адресу. Далее на выбираемое ОЗУ поступает сигналы выбора ОЗУ и записи с низкого уровня. По заднему фронту сигнала записи (переход из нулевого уровня в единичный) происходит запись данных в выбранное ОЗУ по заданному адресу. По окончании сигнала выбора ОЗУ выводы D0...D7 становятся выходами с высоким импедансом.

Блок 4 индикации (фиг.15) работает следующим образом. Он выполнен на микроконтроллере 209. Он работает под управлением программы, записанной во внутренней памяти программ. Порт AD0...AD15 в работе микроконтроллера 209 не используется - его выходы через резистор 218 подключены к шине питания +5 В. На вход АСН5 аналого-цифрового порта поступают сигналы от устройства 2 сопряжения. На входы АСН6, АСН7 аналого-цифрового порта поступают сигналы с фильтров, выполненных на резисторах 210-215, конденсаторах 223, 224, диодах 219-222. Эти фильтры предназначены для согласования входного сигнала с аналоговым входом, оптимизации характеристик аналого-цифрового преобразователя и для защиты аналогового входа от помех. Двунаправленный порт P1, настроенный на вывод, передает данные на индикатор. С выходов HSO.0...HSO.2, HSI.3 на индикатор поступают управляющие сигналы. В состав микроконтроллера 209 входит универсальный асинхронный приемопередатчик, при помощи которого производится обмен информацией с блоком 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид: через вход RXD происходит чтение информации, а через выход TXD - передача информации. Резисторы 216 и 217, подключенные к шине питания +5 В, обеспечивают уровень логической единицы на входах ЕА, READY и HSI.1, соответственно. Вывод микроконтроллера 209 Т2САР является квазидвунаправленным выводом альтернативного порта микроконтроллера 209, запрограммированным на вывод. На нем формируется сигнал, поступающий в устройство 2 сопряжения. От блока 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид на вход микроконтроллера 209 поступает импульс сброса, который приводит его в исходное состояние. Конденсаторы 225, 226 и кварцевый резонатор 227 являются внешними элементами внутреннего генератора микроконтроллера 209. С выхода PWMO поступает управляющий сигнал на блок 5 управления и преобразования поступающей информации в зашифрованный и расшифрованный вид.

Долговременное запоминающее устройство 6 (фиг.16) работает следующим образом. Оно состоит из одинаковых постоянных запоминающих устройств 228, 229 (ПЗУ) с электрическим стиранием информации и двух триггеров Шмитта 230, 231, предназначенных для инвертирования сигнала . В ПЗУ 228, 229 одноименные выводы адреса А0...А12 и данных D0...D7, а также входы управления записью/чтением RD/ объединены. ПЗУ могут работать в режиме чтения, записи и стирания. Выбор ПЗУ осуществляется при помощи сигнала выбора модуля, поступающего на вход . Выводы A0...A12, , , RD/, U_PR являются входами, выводы D0...D7 являются входами (в режиме записи и стирания) и выходами (в режиме чтения).

На адресные входы поступает двоичный код, определяющий адрес, с которого будет считан байт данных. Далее на выбираемое ПЗУ поступает сигнал выбора ПЗУ с низким активным уровнем. На вход соответствующего триггера Шмитта поступает сигнал с высоким (+5 В) активным уровнем. На входе RD/ присутствует сигнал высокого уровня. На вход программирования U_PR подается напряжение +5 В. После прихода сигнала выбора ПЗУ на выходах D0...D7 появляются данные, находящиеся в выбранной ПЗУ по заданному адресу, а после его окончания - выходы D0...D7 переходят в состояние с высоким импедансом.

Работа долговременного запоминающего устройства 6 в режиме записи происходит следующим образом. На адресные входы поступает двоичный код, определяющий адрес, по которому будет записан байт данных, а на входы D0...D7 поступают данные, записываемые в ПЗУ по выбранному адресу. Далее на выбираемое ПЗУ поступает сигнал выбора ПЗУ с низким активным уровнем. На вход соответствующего триггера Шмитта поступает сигнал с низким (≈ 0 B) активным уровнем. На вход программирования U_PR поступает напряжение программирования с высоким (16±0,5В) активным уровнем. На вход RD/ приходит сигнал с низким активным уровнем, по заднему фронту которого происходит запись данных в выбранное ПЗУ по заданному адресу. После завершения сигналов на входах , U_PR, RD/ выбранного ПЗУ и входе соответствующего триггера Шмитта выводы D0...D7 становятся выходами с высоким импедансом.

Работа долговременного запоминающего устройства 6 в режиме стирания происходит аналогично работе в режиме записи с тем отличием, что на вход выбранного триггера Шмитта вместо импульса напряжения низкого уровня приходит импульс напряжения высокого уровня.

Устройство 2 сопряжения (фиг.17) работает следующим образом. Оно состоит из коммутаторов 232-234, реле 248-259, диодов 235-247, резисторов 281-282. Коммутаторы 232-234 представляют собой транзисторные ключи, управляемые логическими сигналами.

После подачи напряжения питания на входы Е1 и Е2 коммутаторов 232-234 подается напряжение с уровнем логической единицы (≈ +5V), разрешая работу коммутаторов 232-234. Далее с приходов импульса напряжения по любому из входов I1, I2, I3, I4 каждого коммутатора на соответствующем выходе появляется сигнал низкого уровня той же длительности, что и входной сигнал, подключая обмотку связанного с ним реле к источнику питания напряжением +27V. При этом срабатывают исполнительные контакты данного реле, подключая выходные цепи блоков устройства защиты информации от несанкционированного доступа (см. фиг.1) к каналу связи с внешним устройством. Диоды 235-246 служат для защиты коммутаторов 232-234 от выбросов напряжения, возникающих при выключении реле за счет энергии, накопленной в обмотке. Для этой же цели служит диод 247, включенный параллельно обмотке реле, находящегося во внешнем устройстве и защищающего его цепи. Резисторы 283, 284 служат для ограничения тока через соответствующие цепи.

Изготовлен лабораторный макет устройства защиты информации от несанкционированного доступа, испытания которого подтвердили работоспособность и практическую ценность заявляемого объекта.

Устройство защиты информации от несанкционированного доступа, содержащее блок управления и преобразования поступающей информации в зашифрованный и расшифрованный вид, первая группа входов-выходов которого соединена с первой группой входов-выходов блока буферной памяти, вторая группа входов-выходов - с группой входов-выходов устройства сопряжения, отличающееся тем, что в него введены формирователь команд управления устройством сопряжения, блок индикации, долговременное запоминающее устройство и устройство ввода информации с клавиатуры, группа входов которого является группой выходов клавиатуры, а группа выходов соединена с группой входов блока управления и преобразования поступающей информации в зашифрованный или расшифрованный вид, третья группа входов-выходов которого соединена с группой входов-выходов блока индикации, группа выходов которого является группой входов индикатора, а первый и второй входы соединены соответственно с первым и вторым выходами устройства сопряжения, вход-выход которого является каналом связи с внешним устройством, а группа входов соединена с первой группой выходов формирователя команд управления устройством сопряжения, первый вход-выход которого является каналом управления устройства, второй вход-выход - каналом самоконтроля устройства защиты информации от несанкционированного доступа, группа входов-выходов соединена с четвертой группой входов-выходов блока управления и преобразования поступающей информации в зашифрованный или расшифрованный вид, а вторая группа выходов соединена с группой входов долговременного запоминающего устройства, группа входов-выходов которого соединена с пятой группой входов-выходов блока управления и преобразования поступающей информации в зашифрованный или расшифрованный вид, вход которой является выходом клавиатуры.