Устройство приоритетного обслуживания запросов

Изобретение относится к области вычислительной техники и может быть использовано для построения устройств приоритетного обслуживания запросов. Техническим результатом является повышение надежности и быстродействия устройства. Устройство содержит инвертор, дешифратор, элементы задержки, регистр запросов, ключи, элемент ИЛИ, элемент ИЛИ-НЕ, элемент И. 1 ил.

 

Изобретение относится к области вычислительной техники, в частности к устройствам приоритетного обслуживания запросов.

Известно устройство приоритетного обслуживания запросов [1], содержащее регистр запросов, единичные входы разрядов которого соединены с информационными входами устройства, а выходы связанны с входами элемента ИЛИ, выход которого соединен с первым входом элемента И, второй вход которого соединен с управляющим входом устройства, выход элемента И соединен с разрешающим входом генератора тактовых импульсов, выход генератора соединен с входом счетчика.

Недостатком устройства является низкое быстродействие, большая сложность и, как следствие, низкая надежность.

Цель изобретения - повышение надежности и быстродействия устройства за счет сокращения его аппаратурного состава и улучшения схемы управления.

Поставленная цель достигается тем, что в устройстве приоритетного обслуживания запросов, содержащем регистр запросов, единичные входы разрядов которого соединены с информационными входами устройства, а выходы связаны с входами элемента ИЛИ и входами клапанов, выходы которых соединены с выходами устройства и с нулевыми входами соответствующих разрядов запросов, а входы с соответствующими выходами дешифратора, нулевой выход дешифратора через элемент задержки соединен с первым входом дешифратора, первый выход дешифратора через элемент задержки соединен со вторым входом дешифратора, второй выход дешифратора через элемент задержки соединен одновременно с первым и вторым входами дешифратора, третий выход дешифратора через элемент задержки соединен с третьим входом дешифратора, четвертый выход через элемент задержки соединен одновременно с третьим и первым входами дешифратора, пятый выход через элемент задержки соединен одновременно с третьим и вторым входами дешифратора, шестой выход через элемент задержки подключен одновременно ко всем входам дешифратора, седьмой выход подключен только к соответствующему входу клапанов, выходы которых подключены к входам элемента ИЛИ-НЕ, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходами элемента ИЛИ, третий и четвертый входы соединены с управляющими входами устройства, а выход элемента И подключен к разрешающему входу дешифратора и входу инвертора, выход которого подключен ко всем информационным входам дешифратора.

Схема устройства приведена на чертеже.

Устройство приоритетного обслуживания запросов содержит инвертор 1, дешифратор 2, элементы задержки 3, регистр запросов 4, клапаны 5, элемент ИЛИ 6, элемент ИЛИ-НЕ 7, элемент И 8, линии поступления запросов 9, информационные выходы устройства 10, линию сигнала обрабатывающего устройства о начале работы 11, линию сигнала обрабатывающего устройства о разрешении приема следующего запроса 12, разрешающий вход дешифратора 13, вход инвертора 14, линии управления клапанами 15, информационные линии клапанов 16, линию сброса заявки с регистра запросов 17.

Устройство приоритетного обслуживания работает следующим образом.

На входы регистра 4 с информационных входов 9 поступают запросы требующих обслуживания заявок. Запросы устанавливают соответствующий разряд регистра запросов в единичное состояние. Запросы имеют свои приоритеты, жестко связанные с разрядами регистра запросов. С выхода регистра сигналы каждый по своей линии поступают на вход элемента ИЛИ 6. При наличии хотя бы одного запроса в регистре, сигнал с выхода ИЛИ 6 поступает на вход элемента И 8, при готовности обрабатывающего устройства, о чем свидетельствуют сигналы с управляющих входов устройства 11 и 12, сигнал с выхода И 8 поступает на разрешающий вход 13 дешифратора, запуская его в работу, и поступает на вход инвертора 1. Инвертор формирует импульсный сигнал, соответствующий логическому нулю и посылает его на все информационные входы дешифратора 2. Дешифратор формирует единичный код нуля и посылает его на управляющие входы 15 клапанов 5, таким образом, опрашивается нулевой разряд регистра запросов 4. В случае отсутствия заявки данного приоритета сигнал с дешифратора 2 по линии обратной связи через элемент задержки 3 поступает на информационные входы дешифратора 2 в виде кода номера заявки в регистре запросов 4 с более низким приоритетом. Таким образом, поочередно опрашиваются все разряды регистра 4 на наличие заявки данного приоритета.

После нахождения заявки с наивысшим приоритетом, о чем свидетельствует сигнал с выхода клапанов 5, который поступает на вход ИЛИ-НЕ 7, устройство приоритетного обслуживания запросов через запрещающий вход 18 элемента И 8 с элемента ИЛИ-НЕ 7 прекращает работу дешифратора. Следующий цикл обработки запроса начнется после того, как обслуживающая система подаст сигнал, открывающий ключ И 8 по линии 12, свидетельствующий о том, что обрабатывающее устройство обслужило предыдущий запрос и готово принять следующий.

Таким образом в результате одного цикла работы устройства будет найден запрос с наивысшим приоритетом из пришедших на данный момент времени запросов.

Поскольку в данном устройстве по сравнению с прототипом общее число элементов сокращено примерно в полтора раза за счет исключения триггера, счетчика, генератора тактовых импульсов и схем управления ими, то все это приводит к повышению быстродействия, уменьшению интенсивности отказов примерно в два раза и следовательно к повышению надежности.

Понижение энергопотребления по сравнению с прототипом обеспечивается исключением постоянно работающего генератора тактовых импульсов.

Кроме того, после нахождения заявки высшего приоритета устройство начинает цикл заново, что позволяет быстрее обслуживать заявки более высокого приоритета.

Литература

1. Патент на изобретение №2182354, Кл. G06F 9/18.

Устройство приоритетного обслуживания запросов, содержащее регистр запросов, единичные входы разрядов которого соединены с информационными входами устройства, а выходы связаны с входами элемента ИЛИ и информационными входами ключей, выходы которых соединены с выходами устройства и с нулевыми входами соответствующих разрядов регистра запросов, а управляющие входы с соответствующими выходами дешифратора, отличающееся тем, что в него введены элементы задержки и инвертор при этом нулевой выход дешифратора через элемент задержки соединен с первым входом дешифратора, первый выход дешифратора через элемент задержки соединен со вторым входом дешифратора, второй выход дешифратора через элемент задержки соединен одновременно с первым и вторым входами дешифратора, третий выход дешифратора через элемент задержки соединен с третьим входом дешифратора, четвертый выход через элемент задержки соединен одновременно с третьим и первым входами дешифратора, пятый выход через элемент задержки соединен одновременно с третьим и вторым входами дешифратора, шестой выход через элемент задержки подключен одновременно ко всем входам дешифратора, седьмой выход подключен только к соответствующему входу ключей, выходы которых подключены к входам элемента ИЛИ-НЕ, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходом элемента ИЛИ, третий и четвертый входы соединены с управляющими входами устройства, на которые подаются сигналы «начало работы» и «разрешение приема следующего запроса», а выход элемента И подключен к разрешающему входу дешифратора и входу инвертора, выход которого подключен ко всем информационным входам дешифратора.