Устройство для измерения характеристик случайных процессов

Использование: в области радиоизмерений для контроля характеристик случайных процессов. Техническим результатом является расширение функциональных возможностей в виде дополнительного определения вида несимметричного закона распределения случайных величин. Устройство содержит дешифраторы, индикатор, элементы И-НЕ, нормирующий усилитель, двойной квадратичный детектор, интеграторы, делители, детекторы, умножители, элемент ИЛИ, блоки извлечения квадратного корня, элементы И, компараторы, ключи, коммутаторы, мультиплексоры, регистры, амплитудные селекторы, генератор ступенчатого напряжения, вычитающие устройства, сумматор, логарифмический усилитель и блоки вычисления экспоненциальной функции. 3 табл., 16 ил.

 

Текст описания приведен в факсимильном виде.

Устройство для измерения характеристик случайных процессов, содержащее первый дешифратор, индикатор, нормирующий усилитель, вход которого соединен с входной шиной, а выход через последовательно соединенные двойной квадратичный детектор и первый интегратор подключен к первому входу первого делителя, при этом выход нормирующего усилителя через последовательно соединенные первый детектор, второй интегратор и второй детектор подключен также к второму входу первого делителя, при этом последовательно соединенные первый умножитель, третий интегратор и второй делитель, выход которого подключен одновременно к первым входам первого и второго компараторов, вторые входы которых соединены соответственно с входными шинами, при этом первый вход второго умножителя непосредственно, а второй вход через первый блок извлечения квадратного корня подключены к выходу второго интегратора, выход второго умножителя подключен к второму входу второго делителя, при этом первый вход первого умножителя непосредственно, а второй через третий детектор подключены к выходу нормирующего усилителя, при этом выход третьего делителя подключен к первому входу первого ключа, второй вход которого соединен с вторым входом второго ключа, при этом выходы первого, второго, третьего, четвертого, пятого, шестого и седьмого элементов И-НЕ соответственно подключены к первому, второму, третьему, четвертому, пятому, шестому и седьмому входам индикатора, восьмой, девятый, десятый и одиннадцатый входы которого соединены соответственно с первым, вторым, третьим и четвертым выходами коммутатора, пятый вход которого соединен с входной шиной, а первый, второй, третий и четвертый входы соединены соответственно с первым, вторым, третьим и четвертым выходами второго дешифратора, первый вход которого одновременно соединен с входной шиной и объединенными девятыми входами первого и второго мультиплексоров, при этом второй вход второго дешифратора одновременно соединен с входной шиной и объединенными десятыми входами первого и второго мультиплексоров, а объединенные девятые и объединенные десятые входы первого и второго регистров соединены соответственно с входными шинами, первый, второй, пятый и шестой входы первого мультиплексора соединены соответственно с первым, пятым, вторым и шестым выходами первого регистра, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой входы которого соединены соответственно с выходами пятого, шестого, седьмого, восьмого, девятого, десятого, одиннадцатого и двенадцатого компараторов, первые входы которых объединены, при этом третий, седьмой, четвертый и восьмой выходы первого регистра подключены соответственно к первому, второму, пятому и шестому входам второго мультиплексора, третий, четвертый, седьмой и восьмой входы которого соединены соответственно с третьим, седьмым, четвертым и восьмым выходами второго регистра, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой входы которого соединены соответственно с выходами третьего, четвертого, тринадцатого, четырнадцатого, пятнадцатого, шестнадцатого, семнадцатого и восемнадцатого компараторов, первые входы которых объединены, а первый, пятый, второй и шестой выходы второго регистра подключены соответственно к третьему, четвертому, седьмому и восьмому входам первого мультиплексора, первый и второй выходы которого подключены соответственно к первому и второму входам первого дешифратора, третий и четвертый входы которого соединены соответственно с первым и вторым выходами второго мультиплексора, второй выход первого дешифратора одновременно подключен к первым входам первого и второго элементов И, вторые входы которых соответственно соединены с пятым и восьмым выходами первого дешифратора, десятый выход которого подключен к второму входу четвертого элемента И-НЕ, первый вход которого одновременно соединен с первыми входами третьего и второго элементов И-НЕ и двенадцатым выходом первого дешифратора, одиннадцатый выход которого одновременно подключен к объединенным второму входу седьмого элемента И-НЕ, третьему входу третьего элемента И-НЕ и второму входу второго элемента И-НЕ, при этом первый выход первого дешифратора подключен к четвертому входу седьмого элемента И-НЕ, третий вход которого одновременно соединен с третьим входом первого элемента И-НЕ и пятнадцатым выходом первого дешифратора, четырнадцатый выход которого подключен к объединенным вторым входам четвертого элемента И и третьего элемента И-НЕ, четвертый вход которого одновременно соединен с вторым входом шестого элемента И-НЕ и третьим выходом первого дешифратора, тринадцатый выход которого одновременно подключен к первым входам четвертого элемента И и первого элемента И-НЕ, объединенные второй и четвертый входы которого одновременно соединены с выходом первого элемента И и первым входом третьего элемента И, выход которого одновременно подключен к четвертому входу четвертого элемента И-НЕ и первому входу пятого элемента И-НЕ, второй вход которого одновременно соединен с первым входом шестого элемента И-НЕ и четвертым выходом первого дешифратора, шестой выход которого одновременно подключен к объединенным четвертым входам пятого и второго элементов И-НЕ, при этом седьмой выход первого дешифратора подключен к третьему входу второго элемента И-НЕ, а девятый выход подключен к третьему входу пятого элемента И-НЕ, выход второго элемента И одновременно подключен к второму входу третьего элемента И, первому входу седьмого элемента И-НЕ и объединенным четвертому и третьему входам шестого элемента И-НЕ, а выход четвертого элемента И подключен к третьему входу четвертого элемента И-НЕ, при этом вход второго блока извлечения квадратного корня соединен с выходом первого делителя, а выход подключен к первому входу третьего делителя, второй вход которого соединен с входной шиной, первые входы первого и второго амплитудных селекторов одновременно соединены с выходом нормирующего усилителя, а вторые входы соединены соответственно с первым и вторым выходами генератора ступенчатого напряжения, вход которого соединен с входной шиной, при этом выходы первого и второго амплитудных селекторов подключены соответственно к первому и второму входам первого вычитающего устройства, выход которого подключен к входу четвертого интегратора, выход которого одновременно подключен к входу логарифмического усилителя и второму входу третьего умножителя, первый вход которого соединен с выходом логарифмического усилителя, а выход подключен к входу пятого интегратора, выход которого подключен к входу блока вычисления экспоненциальной функции, выход которого подключен к первому входу четвертого делителя, второй вход которого соединен с входной шиной, а выход подключен к первому входу пятого делителя, второй вход которого соединен с выходом первого блока извлечения квадратного корня, отличающееся тем, что в него дополнительно введены третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый, пятнадцатый, шестнадцатый, семнадцатый, восемнадцатый, девятнадцатый, двадцатый, двадцать первый, двадцать второй, двадцать третий, двадцать четвертый, двадцать пятый, двадцать шестой, двадцать седьмой, двадцать восьмой, двадцать девятый, тридцатый, тридцать первый, тридцать второй, тридцать третий и тридцать четвертый коммутаторы, вторые и третьи входы которых соединены соответственно с входными шинами, а объединенные первые входы соединены с первым входом тридцать пятого коммутатора, вторыми входами первого и второго ключей, двадцать восьмым входом индикатора и выходом элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами первого и второго компараторов, объединенные первые входы которых соединены с первым входом второго ключа и вторым входом тридцать пятого коммутатора, третий вход которого соединен с выходом пятого делителя, а выход подключен к объединенным первым входам двадцать седьмого, двадцать восьмого, двадцать девятого, тридцатого, тридцать первого, тридцать второго, тридцать третьего и тридцать четвертого компараторов, вторые входы которых соединены соответственно с выходами двадцать седьмого, двадцать восьмого, двадцать девятого, тридцатого, тридцать первого, тридцать второго, тридцать третьего и тридцать четвертого коммутаторов, при этом вторые входы третьего, четвертого, тринадцатого, четырнадцатого, пятнадцатого, шестнадцатого, семнадцатого и восемнадцатого компараторов соединены соответственно с выходами третьего, четвертого, тринадцатого, четырнадцатого, пятнадцатого, шестнадцатого, семнадцатого и восемнадцатого коммутаторов, а объединенные первые входы соединены третьим входом тридцать пятого коммутатора, при этом вторые входы пятого, шестого, седьмого, восьмого, девятого, десятого, одиннадцатого, двенадцатого, девятнадцатого, двадцатого, двадцать первого, двадцать второго, двадцать третьего, двадцать четвертого, двадцать пятого и двадцать шестого компараторов соединены соответственно с выходами пятого, шестого, седьмого, восьмого, девятого, десятого, одиннадцатого, двенадцатого, девятнадцатого, двадцатого, двадцать первого, двадцать второго, двадцать третьего, двадцать четвертого, двадцать пятого и двадцать шестого коммутаторов, а объединенные первые входы соединены с выходом третьего делителя, при этом введены восьмой, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый и четырнадцатый элементы И-НЕ, выходы которых соответственно подключены к шестнадцатому, семнадцатому, восемнадцатому, девятнадцатому, двадцатому, двадцать первому и двадцать второму входам индикатора, двенадцатый, тринадцатый, четырнадцатый и пятнадцатый входы которого соединены соответственно с первым, вторым, третьим и четвертым выходами второго коммутатора, пятый вход которого соединен с пятым входом первого коммутатора, а первый, второй, третий и четвертый входы соединены соответственно с первым, вторым, третьим и четвертым выходами третьего дешифратора, первый вход которого одновременно соединен с объединенными девятыми входами первого, второго, третьего и четвертого мультиплексоров, при этом второй вход третьего дешифратора одновременно соединен с объединенными десятыми входами первого, второго, третьего и четвертого мультиплексоров, а объединенные девятые и объединенные десятые входы третьего и четвертого регистров соединены соответственно с объединенными девятыми и объединенными десятыми входами первого и второго регистров, первый, второй, пятый и шестой входы третьего мультиплексора соединены соответственно с первым, пятым, вторым и шестым выходами третьего регистра, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой входы которого соединены соответственно с выходами девятнадцатого, двадцатого, двадцать первого, двадцать второго, двадцать третьего, двадцать четвертого, двадцать пятого и двадцать шестого компараторов, при этом третий, седьмой, четвертый и восьмой выходы третьего регистра подключены соответственно к первому, второму, пятому и шестому входам четвертого мультиплексора, третий, четвертый, седьмой и восьмой входы которого соединены соответственно с третьим, седьмым, четвертым и восьмым выходами четвертого регистра, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой входы которого соединены соответственно с выходами двадцать седьмого, двадцать восьмого, двадцать девятого, тридцатого, тридцать первого, тридцать второго, тридцать третьего и тридцать четвертого компараторов, а первый, пятый, второй и шестой выходы четвертого регистра подключены соответственно к третьему, четвертому, седьмому и восьмому входам третьего мультиплексора, первый и второй выходы которого подключены соответственно к первому и второму входам четвертого дешифратора, третий и четвертый входы которого соединены соответственно с первым и вторым выходами четвертого мультиплексора, второй выход четвертого дешифратора одновременно подключен к первым входам пятого и шестого элементов И, вторые входы которых соответственно соединены с пятым и восьмым выходами четвертого дешифратора, десятый выход которого подключен к второму входу одиннадцатого элемента И-НЕ, первый вход которого одновременно соединен с первыми входами десятого и девятого элементов И-НЕ и двенадцатым выходом четвертого дешифратора, одиннадцатый выход которого одновременно подключен к объединенным второму входу четырнадцатого элемента И-НЕ, третьему входу десятого элемента И-НЕ и второму входу девятого элемента И-НЕ, при этом первый выход четвертого дешифратора подключен к четвертому входу четырнадцатого элемента И-НЕ, третий вход которого одновременно соединен с третьим входом восьмого элемента И-НЕ и пятнадцатым выходом четвертого дешифратора, четырнадцатый выход которого подключен к объединенным вторым входам восьмого элемента И и десятого элемента И-НЕ, четвертый вход которого одновременно соединен с вторым входом тринадцатого элемента И-НЕ и третьим выходом четвертого дешифратора, тринадцатый выход которого одновременно подключен к первым входам восьмого элемента И и восьмого элемента И-НЕ, объединенные второй и четвертый входы которого одновременно соединены с выходом пятого элемента И и первым входом седьмого элемента И, выход которого одновременно подключен к четвертому входу одиннадцатого элемента И-НЕ и первому входу двенадцатого элемента И-НЕ, второй вход которого одновременно соединен с первым входом тринадцатого элемента И-НЕ и четвертым выходом четвертого дешифратора, шестой выход которого одновременно подключен к объединенным четвертым входам двенадцатого и девятого элементов И-НЕ, при этом седьмой выход четвертого дешифратора подключен к третьему входу девятого элемента И-НЕ, а девятый выход подключен к третьему входу двенадцатого элемента И-НЕ, выход шестого элемента И одновременно подключен к второму входу седьмого элемента И, первому входу четырнадцатого элемента И-НЕ и объединенным четвертому и третьему входам тринадцатого элемента И-НЕ, а выход восьмого элемента И подключен к третьему входу одиннадцатого элемента И-НЕ, при этом выход второго ключа подключен к объединенным первым входам четвертого и пятого умножителей, вторые входы которых соединены соответственно с входными шинами, а выходы подключены соответственно к входу второго блока вычисления экспоненциальной функции и первому входу второго вычитающего устройства, второй вход которого соединен с входной шиной, а выход подключен к двадцать пятому входу индикатора, двадцать третий и двадцать четвертый входы которого соединены соответственно с выходами шестого и седьмого умножителей, вторые входы которых соединены соответственно с входными шинами, а первые входы соединены соответственно с выходами второго блока вычисления экспоненциальной функции и шестого делителя, первый вход которого соединен с входной шиной, а второй вход соединен с выходом второго блока вычисления экспоненциальной функции, при этом двадцать шестой и двадцать седьмой входы индикатора соединены соответственно с выходами сумматора и четвертого вычитающего устройства, первый вход которого соединен с входной шиной, а второй вход соединен с выходом девятого умножителя, второй вход которого соединен с входной шиной, а первый вход соединен с объединенными выходом первого ключа, входом четвертого детектора и первым входом восьмого умножителя, второй вход которого соединен с входной шиной, а выход подключен к второму входу третьего вычитающего устройства, первый вход которого соединен с входной шиной, а выход подключен к первому входу сумматора, второй вход которого соединен с выходом десятого умножителя, первый вход которого соединен с входной шиной, а второй вход соединен с выходом четвертого детектора.



 

Похожие патенты:

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может использоваться для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может использоваться для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может использоваться для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления.

Изобретение относится к области радиоизмерений и может быть использовано для контроля характеристик случайных процессов. .

Изобретение относится к аналоговой вычислительной технике, автоматике систем управления и коммутирования и может быть использовано для преобразования структуры данных, представленных в виде кортежей аналоговых сигналов, для реализаций различных перегруппировок информации, для построения коммутационных процессоров.

Изобретение относится к реляторной вычислительной и коммутационной технике и может быть использовано в аналоговых вычислительных машинах и коммутационных процессорах.

Изобретение относится к автоматике и аналоговой вычислительной технике. .

Изобретение относится к области автоматики и аналоговой вычислительной техники

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации для выбора минимального, супраминимального, медианного, субмаксимального или максимального из пяти входных аналоговых сигналов

Изобретение относится к автоматике и аналоговой вычислительное технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является повышение быстродействия рангового фильтра. Ранговый фильтр содержит девять реляторов, каждый из которых содержит компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, замыкающий и размыкающий ключи. 2 ил., 1 табл.

Изобретение предназначено для ранговой обработки аналоговых сигналов и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации. Техническим результатом является расширение функциональных возможностей за счет обеспечения выбора минимального, супраминимального, субмаксимального или максимального из пяти входных аналоговых сигналов. Устройство содержит десять реляторов, каждый из которых содержит компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, замыкающий и размыкающий ключи. 2 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации выбора минимального, супраминимального, субмаксимального или максимального из пяти входных аналоговых сигналов. Ранговый фильтр предназначен для ранговой обработки аналоговых сигналов и может быть использован в системах аналоговой вычислительной техники как средство предварительной обработки информации. Каждый из десяти реляторов (11,…,110) рангового фильтра содержит компаратор (2), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (3), замыкающий и размыкающий ключи (41 и 42). 2 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. Техническим результатом изобретения является повышение быстродействия рангового фильтра. Ранговый фильтр содержит группы реляторов, причем каждый из k×(A+B)-1 реляторов (111,…,1(A+B+2)(B-1)) содержит компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, замыкающий и размыкающий ключи (41 и 42). 2 ил.

Изобретение относится к автоматике и вычислительной технике. Техническим результатом является расширение функциональных возможностей за счет обеспечения выбора минимального , супраминимального, медианного , субмаксимального или максимального из пяти входных аналоговых сигналов. Ранговый фильтр предназначен для ранговой обработки аналоговых сигналов и может быть использован в системах аналоговой вычислительной техники как средство предварительной обработки информации. Каждый из четырех четырехключевых реляторов (11, 12, 13, 17) и каждый из четырех двухключевых реляторов (14, 15, 16, 18) рангового фильтра содержат соответственно компаратор (2), четыре ключа (31, 32, 33, 34) и компаратор (2), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (4), два ключа (31, 32). 2 ил.

Изобретение предназначено для ранговой обработки аналоговых сигналов и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации. Техническим результатом является расширение функциональных возможностей за счет обеспечения реализации выбора минимального, супраминимального, субмаксимального или максимального из n=6 входных аналоговых сигналов. Устройство содержит тринадцать реляторов, каждый из которых содержит компаратор, элемент исключающее ИЛИ, замыкающий и размыкающий ключи. 2 ил.

Изобретение относится к области радиоизмерений и может использоваться для определения характеристик случайного процесса. Достигаемый технический результат - повышение точности определения параметра m случайного процесса с распределением Накагами. Такой результат достигается тем, что в устройство для измерения характеристик случайных процессов дополнительно введены первый усреднитель исследуемой последовательности (16), четвертый детектор (17), второй усреднитель исследуемой последовательности (18), вычитающее устройство (19) и четвертый делитель (20), выход которого является пятым выходом устройства. 1 ил.

Изобретение относится к автоматике и вычислительной технике. Технический результат – обеспечение реализации выбора из шести входных аналоговых сигналов сигнала любого заданного ранга. Для этого предложен ранговый фильтр, который содержит два сортировщика (11, 12) и пять реляторов (21,…,25), причем каждый релятор содержит компаратор (3), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (4), замыкающий и размыкающий ключи (51 и 52). За счет указанного аппаратурного состава и новой схемы соединений обеспечивается выбор из шести входных аналоговых сигналов х1,…,х6 сигнала x(r) любого заданного ранга r∈{1,…,6}(x(1)=min(x1,…,x6),…,x(6)=max(x1,…,х6)). 2 ил.
Наверх