Система телевидения

Изобретение относится к технике радиосвязи и может быть использовано для телевещания в формате HDTV. Техническим результатом является снижение энергоемкости системы и увеличение яркости изображения. Результат достигается тем, что система телевидения содержит передающую и приемную стороны, где передатчик радиосигналов выполнен двухканальным, а на приемной стороне введены шесть накопителей кодов кадра и шесть блоков формирования управляющих сигналов, при этом устройство отображения видеоинформации выполнено в виде плоскопанельного светодиодного экрана. 23 ил.

 

Изобретение относится к технике радиосвязи и может быть использовано для телевещания в формате разрешения HDTV.

Аналогами являются системы телевидения, претендующие на формат HDTV [1 c.26-28]. Недостатками их являются недостаточная разрешающая способность и необходимость в широкополосных каналах передачи сигнала. За прототип принята Цифровая система телевидения высокой четкости [2], содержащая на передающей стороне фотоэлектрический преобразователь /ФЭП/, формирующий три аналоговых цветовых сигнала R, G, В, три АЦП видеосигнала, задающий генератор и синтезатор частот, два АЦП сигнала, звука, три формирователя кодов, два самоходных распределителя импульсов и передатчик радиосигналов из трех каналов, на приемной стороне, содержащая блок управления, три тракта приема и обработки кодов видеосигналов, каждый из которых включает блок приема радиосигнала, усилитель радиочастоты, двухполярный амплитудный детектор и канал обработки кодов видеосигнала /R, G, В/, включающий первый и второй формирователи импульсов, два регистра, блок обработки кодов, первый блок задержек, сумматор и второй блок задержек, на приемной стороне шесть импульсных усилителя, блок модуляции излучения, блок строчной и кадровой разверток, два усилителя и два пьезодефлектора с отражателем на свободном торце, канал формирования управляющих сигналов, матовый экран и два канала звукового сопровождения.

На передающей стороне кодируются видеосигналы R, G, В в 550-строках кадра по 1000 отсчетов в строке. Частота кадров 25 Гц, каждый из двух полей. Информация кодов передается двумя несущими частотами с трех каналов передатчика. Коды R передаются верхней боковой частотой первой несущей, коды G - нижней боковой частотой первой несущей, коды В - верхней боковой частотой второй несущей частоты. Приемная сторона принимает параллельно три радиосигнала тремя трактами приема и обработки кодов, выделяет строчные и кадровые синхроимпульсы, восстанавливает две несущие частоты, производит удвоение числа отсчетов в строке и удвоение строк в кадре. Воспроизводимый кадр на приемной стороне содержит 1100 строк с 2000 отсчетов в каждой. Изображение воспроизводится электронно-оптической разверткой и проецированием кадра на матовый экран. Недостатками прототипа являются: передача информации по трем радиоканалам двумя несущими частотами, что ведет к увеличению потребления электроэнергии и усложнению передатчика радиосигналов, и недостаточная яркость изображения на приемной стороне из-за проецирования его на матовый экран, не имеющий возможности послесвечения.

Цель изобретения - снижение энергоемкости системы и повышение яркости воспроизводимого изображения на приемной стороне.

Техническим результатом являются: снижение энергоемкости системы исключением из передатчика третьего канала передачи и исключением на приемной стороне третьего тракта приема и обработки кодов видеосигналов, и увеличение яркости воспроизводимого изображения введением плоскопанельного светодиодного экрана /СД-экрана/. Передающая сторона суммирует видеорежим 960×540×25 Гц: 960 - число кодируемых отсчетов в строке, 540 - число кодируемых строк в кадре, 25 - частота кадров. Частота дискретизации кодов f_д=25 Гц×540×960=12,96 МГц. Информация кодов передается верхней и нижней боковыми частотами одной несущей частоты. Развертка строк на передающей стороне прогрессивная без обратных ходов. Частота строк f_с=25 Гц×540=13,5 кГц, длительность строки 74 мкс длительность кадра 40 мс Частота колебания пьезодефлектора при развертке строк 6,75 кГц за один период колебания развертываются две строки: слева направо и справа налево. Период следования кодов при дискретизации 12,96 МГц составляет 77 нс. Тактовая частота в системе составляет f_т=12,96 МГц×8_раз=103,68 МГц, 8 - число разрядов в коде.

Несущая частота в передатчике f=103,68 МГц×15=1555,2 МГц.

Верхняя боковая частота f_в=1555,2 МГц+103,68 МГц=1658,88 МГц,

нижняя боковая частота f_н=1555,2 МГц-103,68 МГц=1451,52 МГц.

На приемной стороне удваивается число отсчетов в строке и удваивается число строк в кадре. Воспроизводится видеорежим:

1920×1080, т.е. формат HDTV.

Сущность изобретения в том, что в системе телевидения, содержащей на передающей стороне ФЭП, три АЦП видеосигнала, синтезатор частот, два самоходных распределителя импульсов и передатчик радиосигналов, на приемной стороне блок управления, тракты приема и обработки кодов видеосигналов, канал формирования управляющих сигналов и устройство отображения видеоинформации, передатчик радиосигналов выполнен двухканальным, приемная сторона выполнена из двух трактов приема и обработки кодов видеосигналов, на приемной стороне введены шесть накопителей кодов кадра и шесть блоков формирования управляющих сигналов, а устройство отображения видеоинформации представлено плоскопанельным светодиодным экраном.

Передающая сторона на фиг.1, растр кадра на фиг.2, форма управляющих напряжений на фиг.3, структура цифровых потоков на фиг.4, АЦП видеосигнала на фиг.5, конструкция пьезодефлектора на фиг.6, формирователь кодов R и G на фиг.7, формирователь кодов В на фиг.8, приемная сторона на. фиг.9, двухполярный амплитудный детектор на фиг.10, блок обработки кодов на фиг.11, первый блок задержек на фиг.12, накопитель кодов кадра на фиг.13, блок регистров на фиг.14 и 15, блок формирования управляющих сигналов на фиг.16, светодиодная ячейка /СД-ячейка/ на фиг.17, состав и форма элемента матрицы на фиг.18, расположение элементов матрицы и СД-ячеек в экране на фиг.19, блок выделения строчных синхроимпульсов на фиг.20, блок выделения кадровых синхроимпульсов на фиг.21, временные диаграммы работы системы на фиг.22, спектры частот сигналов передатчика на фиг.23.

Передающая сторона включает /фиг.1/ фотоэлектрический преобразователь /ФЭП/ 1, являющийся датчиком видеосигналов, формирует аналоговые видеосигналы R, G, В и содержит объектив 2, последовательно соединенные первый усилитель 3 и первый пьезодефлектор 4 с отражателем на торце, расположенный в фокальной плоскости объектива 2, первый источник 5 положительного опорного напряжения, второй источник 6 отрицательного опорного напряжения, последовательно соединенные второй усилитель 7 и второй пьезодефлектор 8 с отражателем на торце, оптический, соединенный с отражателем первого пьезодефлектора, третий источник 9 положительного опорного напряжения, четвертый источник 10 отрицательного опорного напряжения, блок 11 строчной развертки из задающего генератора 12 и выходного каскада 13, блок 14 кадровой развертки из последовательно соединенных элемента И 15, задающего генератора 16 и суммирующего усилителя 17, первое 18 и второе 19 дихроичные зеркала, расположенные друг за другом и против отражателя второго пьезодефлектора 8, первый 20, второй 21, третий 22 микрообъективы, первый 23, второй 24, третий 25 фотоприемники, первый 26, второй 27, третий 28 предварительные усилители. Передающая сторона включает первый 29, второй 30, третий 31 АЦП видеосигнала, четвертый 32 и пятый 33 АЦП сигнала звука, на входы которых поданы звуковые сигналы 3в1 и 3в2, задающий генератор 34 и синтезатор 35 частот, первый формирователь 36 кодов, второй формирователь 37 кодов, первый 38 и второй 39 самоходные распределители импульсов, и передатчик 40 радиосигналов из двух каналов: первый канал включает последовательно соединенные усилитель 41 несущей частоты, первый формирователь 42 однополосного сигнала и выходной усилитель 43, второй канал включает второй формирователь 44 однополосного сигнала и выходной усилитель 45. Каждый из формирователей 42, 44 однополосного сигнала включает последовательно соединенные кольцевой модулятор и полосовой фильтр [3, с.234], отфильтровывающий ненужную боковую частоту в спектре амплитудно-модулированной несущей. Кольцевой модулятор подавляет несущую частоту. АЦП видеосигнала 29-31 идентичны /фиг.5/, каждый включает усилитель 46 и пьезодефлектор 47 с отражателем на торце, источник 48 положительного опорного напряжения, источник 49 отрицательного опорного напряжения, излучатель из импульсного светодиода 50, щелевой диафрагмы 51 и микрообъектива 52, включает линейку 53 многоэлементного фотоприемника и шифратор 54. Пьезодефлекторы 4, 8, 47 являются торцевыми биморфными пьезоэлементами, конструктивно выполнены /фиг.6/ одинаково [4, с.118] из первой 55 и второй 56 пьезопластин, внутреннего электрода 57, первого 58 и второго 59 внешних электродов. Один конец пьезопластин закреплен в держателе 60, на свободном торце закреплен отражатель 61.

АЦП 32 и 33 сигнала звука идентичны [2 с., 9 фиг.4], применяются без изменений, преобразуют сигналы звука в 16-разрядные коды, которые в параллельном виде поступают на третий информационный вход формирователя 36 кодов и второй информационный вход формирователя 37 кодов. Первый формирователь 36 кодов /фиг.7/ включает четыре канала. Первый и второй каналы идентичны. Первый включает последовательно соединенные первые блок 62 элементов И, первый 63, второй 64 элементы ИЛИ и выходной ключ 65 и самоходный распределитель 66 импульсов. Второй канал включает второй блок 67 элементов И, третий 68, четвертый 69 элементы ИЛИ и выходной ключ 70 и самоходный распределитель 71 импульсов. Третий канал включает последовательно соединенные третий блок 72 элементов И и пятый элемент ИЛИ 73, и третий самоходный распределитель 74 импульсов, четвертый канал включает последовательно соединенные четвертый блок 75 элементов И и шестой элемент ИЛИ 76, и самоходный распределитель 77 импульсов. Блок 36 включает первый 78, второй 79 ключи и последовательно соединенные счетчик 80 импульсов и дешифратор 81. Дешифратор 81 имеет три выхода: первый подключен к первому управляющему входу первого ключа 78, второй выход подключен к второму управляющему входу первого ключа 78 и к первому управляющему входу второго ключа 79, третий выход подключен к второму управляющему входу ключа 79 и является вторым выходом формирователя 36 кодов, первым выходом которого являются объединенные выходы выходных ключей 65, 70. С первого по третий информационными входами блока 36 являются первые входы соответственно блоков 62, 67 элементов И и первые входы блоков 72, 75 элементов И, четвертым информационным входом являются третьи входы второго и четвертого элементов ИЛИ 64, 69. Управляющими входами являются: первым - объединенные входы /12,96 МГц/ сигнальных входов ключей 78, 79 и вход счетчика 80 импульсов, вторым - объединенные сигнальные входы /103,68 МГц/ выходных ключей 65, 70, третьим - управляющий вход /13,5 кГц/ счетчика импульсов 80. Второй формирователь 37 кодов включает /фиг.8/ два канала. Первый содержит последовательно соединенные блок 82 элементов И, первый 83, второй 84 элементы ИЛИ выходной ключ 85, и самоходный распределитель 86 импульсов, второй канал включает последовательно соединенные первый блок 87 элементов И и третий элемент ИЛИ 88, выход которого подключен к второму входу второго элемента ИЛИ 84 в первом канале, и первый самоходный распределитель 89 импульсов, и включает последовательно соединенные второй блок 90 элементов И, четвертый 91, пятый 92 элементы ИЛИ и выходной ключ 93, и второй самоходный распределитель 94 импульсов. Также блок 37 включает первый 95, второй 96 ключи, счетчик 97 импульсов и дешифратор 98, первый, второй и третий выходы которого подключены: первый - к первому управляющему входу первого ключа 95, второй - к второму управляющему входу первого ключа 95 и к первому управляющему входу второго ключа 96, третий - к второму управляющему входу ключа 96. Информационными входами являются: первым - первые входы блока 82 элементов И первого канала, вторым - первые входы блоков 87, 90 элементов И второго канала, третьим - третий вход второго элемента ИЛИ 84 первого канала, четвертым - второй вход пятого элемента, ИЛИ 92. Выходом блока 37 являются объединенные выходы выходных ключей 85, 93. Управляющими входами являются: первым - объединенные входы ключей 95, 96 и счетчика 97 импульсов, вторым - объединенные сигнальные входы выходных ключей 85, 93, третьим - управляющий вход счетчика 97 импульсов.

Приемная сторона включает /фиг.9/ антенну, блок 99 управления /выбор каналов/, первый и второй тракты приема и обработки кодов видеосигналов, устройство отображения видеоинформации, канал формирования управляющих сигналов и два канала звукового сопровождения. Первый тракт приема и обработки кодов видеосигналов производит прием и обработку кодов сигналов R и G и включает последовательно соединенные блок 100 приема радиосигнала, усилитель 101 радиочастоты, двухполярный амплитудный детектор 102 и два формирователя импульсов: первый 103, второй 104, и включает идентичные канал обработки кодов видеосигнала R и канал обработки кодов видеосигнала R и канал обработки кодов видеосигнала G. Канал обработки кодов видеосигнала R включает последовательно соединенные регистр сигнала R 105, блок 106 обработки кодов, первый блок 107 задержек и сумматор 108, и второй блок 109 задержек. Канал обработки кодов видеосигнала G включает последовательно соединенные регистр сигнала G 110, блок 111 обработки кодов, первый блок 112 задержек и сумматор 113, и второй блок 114 задержек. Второй тракт приема и обработки кодов видеосигналов производит прием и обработку кодов сигнала В и содержит последовательно соединенные блок 115 приема радиосигнала, усилитель 116 радиочастоты, двухполярный амплитудный детектор 117 и два формирователя импульсов: первый 118, второй 119, и включает канал обработки кодов видеосигнала В, содержащий последовательно соединенные регистр сигнала В 120, блок 121 обработки кодов, первый блок 122 задержек и сумматор 123, и второй блок 124 задержек. Приемная сторона включает введенные с первого по шестой 125-130 накопители кодов кадра, с первого по шестой 131-136 блоки формирования управляющих сигналов и плоскопанельный светодиодный экран 137 /СД-экран/. Порядок работы приемной стороны определяет канал формирования управляющих сигналов, включающий последовательно соединенные блок 138 выделения сточных синхроимпульсов /ССИ/, синтезатор 139 частот, ключ 140, счетчик 141 импульсов и дешифратор 142, и блок 143 выделения кадровых синхроимпульсов /КСИ/. Приемная сторона включает идентичные первый 144 и второй 145 каналы звукового сопровождения, каждый из которых содержит преобразователь кодов звука в аналоговые сигналы /ЦАП/, усилитель мощности и громкоговоритель. Блоки 106, 111, 121 обработки кодов идентичны, каждый включает /фиг.11/ триггер 146, вход которого является отправляющим входом блока, первый 147 и второй 148 блоки ключей, каждый из которых включает по восемь ключей, с первого по четвертый 149-152 регистры, сумматор 153, блок 154 задержек, пятый 155, шестой 156 регистры и 16 диодов. Информационным входом блока 106 являются поразрядно объединенные 1-8 входы блоков 147, 148 ключей, на них поступают в параллельном виде коды видеосигналов с регистра 105 /110, 120/ с частотой дискретизации 12,96 МГц. Выходами являются поразрядно объединенные выходы блока 154 задержек и регистров 155, 156. Первые блоки 107, 112, 122 задержек идентичны, каждый включает /фиг.12/ элемент И 157, первый 158 и второй 159 ключи, первый 160 и второй 161 распределители импульсов и восемь регистров 162_1-8, каждый из которых содержит по числу отсчетов в стоке 1920 разрядов. Блоки выполняют задержку кодов строки на длительность строки 74 мкс. Информационным входом блока задержек являются поразрядно объединенные вторые входы разрядов регистров 162_1-8. 1-8 выходами являются объединенные поразрядно выходы восьми регистров 162. Первым и вторым управляющими входами являются первый /25 Гц/ и второй /13,5 кГц/ входы элемента И 157. Третьим управляющим входом являются объединенные сигнальные входы ключей 158, 159. Накопителя 125-130 кодов кадра идентичны, каждый включает /фиг.13/ блоки регистров 163 по числу половины 540 строк в кадре // 163_1-540. Информационным входом блока являются поразрядно объединенные 1-8 входы 540 блоков 163 регистров. Информационные входы накопителей кодов кадра /фиг.9/ подключены: 125 и 126 к выходам соответственно сумматора 108 и второго блока 109 задержек, 127 и 128 к выходам сумматора 113 ч блока 114 задержек, 129 и 130 к выходам блоков 123 и 124. Управляющими входами являются: первым - первый управляющий вход /25 Гц/ первого блока 163₁ регистров, вторым - объединенные вторые управляющие входы /U_выд 13,5 кГц/ блоков 163 регистров, третьим - объединенные третьи управляющие входы /U_д 25,92 МГц/ блоков 163 регистров. Каждый управляющий выход предыдущего блока 163 регистров является первым управляющим входом каждого последующего блока 163 регистров. Управляющий выход последнего блока 163₅₄₀ регистров подключен параллельно к четвертым управляющим входам всех блоков 163_1-540 регистров. Выходами накопителя кодов кадра являются выходы всех блоков 163 регистров: 8294400 /15360×540/. Блоки 163 регистров идентичны, каждый включает /фиг.14, 15/ первый 164, второй 165 ключи, распределитель 166 импульсов и восемь регистров 167_1-8. Информационным входом блока регистров являются поразрядно объединенные третьи входы разрядов восьми регистров 167. Выходами являются параллельные выходы всех разрядов восьми регистров 167_1-8, всего 15360 выходов /1920×8/. Выходы 540 блоков 163 регистров являются выходами каждого накопителя кодов кадра /8294400/. Управляющими входами являются: первым - первый управляющий вход /25 Гц/ первого ключа 164, вторым - сигнальный вход /U_выд 13,5 кГц/ второго ключа 165, третьим - сигнальный вход /U_д 25,92 МГц/ первого ключа 164, четвертым - первый управляющий вход второго ключа 165. Последний выход /1920/ распределителя 166 импульсов подключен к второму управляющему входу первого ключа 164 и является управляющим выходом блока 163, подключенный к первому управляющему входу следующего блока 163 регистров. Выход первого ключа 164 подключен к входу распределителя 166 импульсов, выходы которого последовательно с первого по 1920 подключены к первым управляющим входам разрядов параллельно восьми регистрам. Выход второго ключа 165 подключен параллельно к вторым управляющим входам разрядов регистров 167_1-8 и к второму управляющему входу ключа 165, прошедшей импульс U_выд закрывает ключ 165. Выходы накопителей 125-130 кодов кадра подключены /фиг.9/ к информационным входам соответственно блоков 131-136 формирования управляющих сигналов, назначение которых выполнять преобразования "код - длительность излучения" с целью получения длительности излучения светодиодов в периоде кадра соответственно величине кода своего цветового сигнала. Каждый из блоков 131-136 содержит преобразователей "код - длительность излучения" по числу отсчетов в строке и по числу обслуживаемых строк /540/ накопителем кодов кадра, т.е. 1036800 /1920×540/. Блоки 131-136 идентичны, каждый включает /фиг.16/ генератор 168 и 1036800 преобразователей "код - длительность излучения", которые также идентичны, каждый включает последовательно соединенные первый ключ 169, вычитающий счетчик 170 импульсов, дешифратор 171 и второй ключ 172, и источник 173 питания. Выход каждого второго ключа 172 подключен к входу своего светодиода в экране 137. Сигнальный вход ключа 172 подключен к выходу своего источника 173 питания. Исходное состояние ключей 169, 172 закрытое. Генератор 168 импульсов является умножителем частоты и выполняет умножение: 25 Гц×256=6,4 кГц, которую выдает параллельно на входы первых ключей 169. Преобразователи работают идентично. При длительности кадра 40 мс коду 00000001 соответствует длительность излучения в один импульс 156,25 мкс с генератора 168 коду 00000010 соответствует длительность излучения в два импульса, т.е. 312,5 мкс, коду 00000011 - три импульса 468,75 мкс и т.д, коду 11111110 соответствует длительность излучения в 254 импульсов, 39687,5 мкс, коду 11111111 - 255 импульсов, т.е. 39843,75 мкс /39,8 мс/. Инерционность срабатывания световодов менее 1 мкс, что легко выполнимо. С окончанием накопления кодов кадра блоками 125-130 сигнал U_к /25 Гц/ открывает все первые 169 и все вторые 172 ключи в блоках 131-136. Коды кадра трех цветовых сигналов R, G, В синхронно и в параллельном виде поступают на информационные входы вычитающих счетчиков 170 импульсов с первого по 1036800. Открытые ключи 169 пропускают импульсы 6,4 кГц в генератора 168 на счетные входы счетчиков 170 импульсов. Процесс вычитания длится до появления в счетчиках кода 00000000 на входе дешифратора 171. Пока идет процесс вычитания, ключи 172 пропускают напряжение питания с источника 173 в светодиод своей СД-ячейки, которые излучают в течение процесса вычитания. При коде 00000000 сигнал U_з с дешифратора 171 закрывает ключи 169, 172 своего преобразователя: питание световода прекращается, излучение заканчивается. Плоскопанельный светодиодный экран 137 представляет совокупность элементов матрицы соответственно разрешению 2073600 /1920×1080/, выполненных в экранном стекле экрана 137, и включает экранное стекло и элементы матрицы по числу разрешения экрана. Каждый элемент матрицы включает три светодиодных ячейки, каждая из которых излучает один из основных цветов /R, G, В/. СД-ячейка содержит /фиг.17/ последовательно расположенные светодиод 174 белого свечения и соответствующий цветной светофильтр 175. Три СД-ячейки в элементе матрицы образуют треугольник /фиг.18/, расположение элементов матрицы и СД-ячеек в экранном стекле экрана на фиг.19. Элементы матрицы без корпусов, экранное стекло для размещения СД-ячеек имеет соответствующие углубления, в которых и размещаются светодиоды со светофильтрами. Управляющей вход каждого светодиода /проводник питания/ подключен к выходу своего преобразователя "код - длительность излучения" в блоках 131-136. Уровень яркости излучения СД-ячейки воспринимается зрением прямо пропорционально длительности излучения светодиода в периоде кадра, длительность излучения которого определяется величиной кода от 00000001 до 11111111, что соответствует диапазону излучения от 156,25 мкс до 39,78 мс. Суммарное излучение трех основных цветов при их различной длительности излучения формирует для зрения соответствующую яркость и цветовой тон каждого пиксела. В качестве светодиодов принимаются сверхъяркие светодиоды белого свечения, например, фирмы «Nichia» NEPW 500 с силой света 4,6 кд и углом излучения 15° [5, с.47]. Светодиоды должны быть миниатюрного исполнения без корпусов с диаметром излучающей части до 0,5 мм /лучше еще меньше/. Скважности излучений всех светодиодов экрана в периоде кадра формируют яркости и цветовые тона всех пикселей /2073600/ экрана 137. Современные технологии изготовления микросхем позволяют выполнить каждый из блоков 125-130 и блоков 131-136 формирования управляющих сигналов в одной микросхеме. Диаметр светодиода принимается 0,5 мм /фиг.18/, размер элемента матрицы /трех СД-ячеек/ составляет 1×1 мм, толщина экранного стекла 5-7 мм. Ширина строки 1 мм /фиг.19/. Размер экрана 137 составляет:

по горизонтали 1920×1 мм=1920 мм,

по вертикали 1080×1 мм=1080 мм,

по диагонали 2200 мм или 86″. Максимальная яркость свечения светодиода может достигать: при силе света 4,6 кд и диаметре излучающей части 0,5 мм /площадь 0,2 мм²/

где 0,2 мм²=0,2·10^-6 м² - площадь излучающей части.

Блок 138 выделения строчных синхроимпульсов /ССИ/ включает /фиг.20/ первый 176, второй 177, третий 178 счетчики импульсов, первый 179, второй 180, элементы И, с первого по третий 181-183 элементы НЕ и диод. С приходом на счетные входы счетчиков 176 - 178 синхронно трех кодов из одних единиц 11111111 на выходе блока появляется синхроимпульс ССИ строки 13,5 кГц. При наличии нуля хотя бы в одном из кодов соответствующий элемент НЕ обнуляет все счетчики импульсов и ложного ССИ на выходе не будет. Блок 143 выделения кадровых синхроимпульсов /КСИ/ включает /фиг.21/ первый 184, второй 185 счетчики импульсов, первый 186 и второй 187 элементы И, первый 188 и второй 189 элементы НЕ и диод. С приходом на счетные входы счетчиков 184, 185 синхронно двух кодов из одних единиц и на второй вход элемента И 187 импульса ССИ с блока 138 на выходе блока 143 появляется кадровый КСИ 25 Гц.

ФЭП I шормирует три аналоговых видеосигнала основных цветов. Объектив 2 создает изображение в фокальной плоскости, в которой расположен отражатель пъезодефлектора 4. Отражатель имеет ширину 0,01 мм, длину 5,4 мм /0,01 мм × 540/. Размеры развертывающего элемента 0,01×0,01 мм. По управляющим сигналам /фиг.3/ с усилителя 3 пьезодефлектор 4 производит колебания торца с отражателем относительно отражателя пьезодефлектора 8, выполняя сканирование изображения. Блок 11 выдает линейно изменяющееся напряжение в виде равнобедренного треугольника /фиг.3/. Период управляемого напряжения равен длительности двух строк. Для растра в 540 строк при 25 Гц кадров пьезодефлектор 4 колеблется с частотой 6,75 кГц: за период одного колебания идет развертка двух строк, частота строк 13,5 кгц. Развертка строк прогрессивная /фиг.2/. Пьезодефлектор 8 выполняет кадровую развертку 25 кадров в секунду, колеблется с частотой 12,5 Гц, кадровая развертка без обратных ходов. Ширина отражателя пьезодефлектора 80,01 мм, длина отражателя 9,6 мм /0,01 мм × 960/. С выхода суммирующего усилителя 17 /фиг.1/ в усилитель 7 поступает линейно изменяющееся и ступенчатое напряжение /фиг.3/, усиливаемое до необходимой величины усилителем 7 [4, с.122]. Суммирующий усилитель 17 выполняет суммирование линейного напряжения с задающего генератора 16 с импульсами 13,5 кГц частоты строк. Каждый импульс строки перемещает строку в конце ее хода на шаг в одну строку, получается 540 строк, все активные. Отраженные от отражателя пьезодефлектора 8 смешанные цветовые лучи R, G, B направляются в свои микрообъективы, которые собирают их в свои фотоприемники 23, 24, 25. С фотоприемников аналоговые видеосигналы поступают в предварительные усилители 26, 27, 28, с которых они поступают на информационные входы соответственно АЦП 29, 30, 31. На управляющее /тактовые/ входы АЦП 29-31 поступают импульсы частоты дискретизации 12,96 МГц с первого выхода синтезатора 35 частот. АЦП 29-31 преобразуют аналоговые видеосигналы в 8-разрядные коды. Синтезатор 35 частот выдает: с первого выхода импульсы частоты дискретизации 12,96 МГц на первые управляющее входы формирователей 36, 37 кодов, на тактовые входы АЦП 29-31 и на первые управляющее входы АЦП 32, 33, со второго выхода - синусоидальные колебания 103,68 МГц на вторые управляющее входы формирователей 36, 37 кодов, с третьего - импульсы дискретизации звукового сигнала 54 кГц на вторые управляющее входы АЦП 32, 33, с четвертого выхода импульсы частоты строк 13,5 кГц на третьи управляющие входы блоков 36, 37, на первый управляющий вход блока 14 и на третьи управляющие входы АЦП 32, 33, с пятого выхода - импульсы 12,5 Гц на второй управляющий вход блока 14 кадровой развертки, с шестого - импульсы 25 Гц частоты кадров на вход блока 39, с седьмого выхода - импульсы 6,75 кГц на вход блока 11 строчной развертки, с восьмого выхода синусоидальные колебания несущей частоты 1555,2 МГц на вход передатчика 40 радиосигналов. Задающий генератор 34 генерирует синусоидальные колебания со стабильностью 10^-7. АЦП 32, 33 преобразуют сигналы звука в 16-разрядные коды, которые в параллельном виде поступают на третий информационный вход блока 36 с АЦП 32 и на второй информационный вход блока 37 с АЦП 33. Самоходный распределитель 38 импульсов с приходом сигнала U_n пуска со второго выхода блока 36 в момент 960-го импульса дискретизации строки /фиг.4/ выдает последовательный код из восьми единиц 11111111, являющийся кодом строчного синхроимпульса /ССИ/, на четвертый информационный вход блока 36 и на третий информационный вход блока 37. Самоходный распределитель 39 импульсов с приходом на его вход сигнала U_п пуска с шестого выхода блока 35 выдает последовательный код из восьми единиц, являющийся кадровым синхроимпульсом /КСИ/, на четвертый информационный вход блока 37. АЦП 29-31 идентичны /фиг.5/, имеют один принцип преобразования, заключающийся в развертке луча от светодиода 50 отражателем пьезодефлектора 47 по плоскости входных зрачков фотоприемников линейки 53. Световой импульс преобразуется в электрический сигнал, возбуждающий соответствующую шину шифратора 54, который и выдает код мгновенного значения входного видеосигнала. Дискретизация преобразования 12,96 МГц. Источник излучения импульсный светодиод AЛ402A с временем срабатывания 25 нс. Линейка 53 включает 255 фотоприемников для кодирования сигналов 8-разрядным кодом. Фотоприемниками являются лавинные фотодиоды ЛФД с временем срабатывания 10 нс. Шифратор 54 из микросхем К155ИВ1 с временем срабатывания 20 нс. Время преобразования АЦП 30 нс /20 нс+10 нс/, удовлетворяющее частоте дискретизации 12,96 МГц /77 нс/. Шифратор выдает коды с 00000001 по 11111111. Первому фотоприемнику в линейке 53 соответствует код 00000001, второму - код 00000010, третьему - код 00000011 и т.д. 255 - код 11111111. Коды с выходов АЦП 29, 30 поступают на первый и второй информационные входы формирователя 36 кодов, коды с АЦП 31 поступают на первый информационный вход формирователя 37 кодов. Блок 36 первыми кодами в строке формирует два кода ССИ /фиг.4/, со второго по 956 формирует коды сигналов R и G, с 957 по 960 - коды четырех сигналов звука 3в1. Блок 37 первыми кодами в строке формирует код ССИ и код КСИ, который присутствует только в первой строке каждого кадра, со второго по 956 коды сигнала В, с 957 по 960 коды звука 3в2. Единицы в кодах сигналов R и G представляются положительными полусинусоидами моночастоты 103,68 МГц со стабильностью 10^-7, единицы в кодах сигнала G представляются отрицательными полусинусоидами той же частоты.

Работа формирователей 36, 37 кодов, фиг.7 и 8.

Временные диаграммы работы блоков на фиг.22. Блоки 36, 37 преобразуют параллельные коды в последовательные и заменяют в них представление единиц с импульсов на положительные и отрицательные полусинусоиды моночастоты 103,68 МГц. На первые входы элементов И блока 62 поступают коды с АЦП 29, на первые входы элементов И блока 67 поступают коды с АЦП 30. На первые входы элементов И блока 72 поступают импульсы 1-8 разрядов кодов 3в1, на первые входы элементов И блока 75 поступают импульсы 9-16 разрядов кодов 3в1. Формирование кодов звука в конце каждой строки определяют выходные сигналы с дешифратора 81 /фиг.9/. В исходном состоянии ключи 78, 79 закрыты. Счетчик 80 импульсов 10-разрядный, производит счет импульсов дискретизации строки 12,96 МГц. С приходом первого импульса счетчик 80 формирует код 0...01, при котором сигнал с первого выхода дешифратора 81 открывает ключ 78, пропускающий на входы блоков 66, 71 пусковые сигналы U_п, запускающие в работу самоходные распределители 66, 71 импульсов. С выходов элементов И блока 62 импульсы кодов последовательно через элементы ИЛИ 63, 64 открывают на время своей длительности /9,65 нс/ выходной ключ 65, который в открытом состоянии пропускает одну положительную полусинусоиду частотой 103,68 МГц на выход. С выходов элементов И блока 67 импульсы кода последовательно через элементы ИЛИ 68, 69 открывают на время своей длительности /9,65 нс/ выходной ключ 70, пропускающий в открытом состоянии одну отрицательную полусинусоиду частоты 103,68 МГц на выход, формирование кодов видеосигналов идет со второго по 956 отсчеты строки /фиг.4/. С приходом 956 импульса в счетчик 80 сигнал со второго выхода дешифратора 81 закрывает ключ 78 и открывает ключ 79, пропускающий сигналы U_п в блоки 74, 77. Четыре кода звука с блоков 72, 75 проходят на управляющие входы выходных ключей 65, 70. Импульсы 1-8 разрядов поступают на вход выходного ключа 65, импульсы 9-16 разрядов кодов поступают на вход выходного ключа 70. С приходом в счетчик 80 960 импульса строки сигнал с третьего выхода дешифратора 81 закрывает ключ 79 и как сигнал U_п поступает на вход блока 38, который выдает из восьми единиц код ССИ на третьи входы элементов ИЛИ 64, 69: формируются два кода ССИ, являющиеся первыми кодами новой строки /фиг.4/. С приходом на управляющий вход счетчика 80 сигнала U₀ счетчик 80 обнуляется. Далее процессы повторяются. В кодах звука в разрядах 1-8 единицы представляются положительными полусинусоидами, в разрядах 9-16 - отрицательными полусинусоидами.

Блок 37 работает аналогично блоку 36 /фиг.8/. С приходом в счетчик 97 импульсов первого импульса сигнал с первого выхода дешифратора 98 открывает ключ 95, и формируются со второго по 956 коды видеосигнала В, единицы в которых представляются положительными полусинусоидами. С приходом в счетчик 97 импульсов 956 импульса строки сигнал со второго выхода дешифратора 98 закрывает ключ 95, открывает ключ 96. Четыре кода 3в2 с АЦП 33 проходят: импульсы 1-8 разрядов кодов на второй вход элемента ИЛИ 84, с него на управляющий вход выходного ключа 85, импульсы 9-16 разрядов кода через элементы ИЛИ 91, 92 поступают на управляющий вход второго выходного ключа 93. Единицы в кодах разрядов 1-8 представляются положительными полусинусоидами, единицы в разрядах 9-16 кодов представляются отрицательными полусинусоидами. С приходом 960 импульса в счетчик 97 сигнал с третьего выхода дешифратора 98 закрывает ключ 96. В момент I отсчета строки на третий вход элемента ИЛИ 84 поступает код из восьми единиц ССИ с блока 38, а в каждой первой строке кадра в это время с блока 39 поступает на второй вход элемента ИЛИ 92 код КСИ, единицы в котором представляются отрицательными полусинусоидами частоты 103,68 МГц.

Спектр амплитудно-модулированного сигнала передатчика 40 /фиг.1/ состоит из несущей частоты и двух боковых частот /фиг.23/. Сама несущая частота и одна из боковых частот в информационном смысле являются избыточными, поэтому в каждом формирователе 42, 44 однополосного сигнала подавляется несущая частота и отфильтровывается одна из боковых частот. Блок 42 выдает в выходной усилитель 43 верхнюю боковую частоту 1658,88 МГц от несущей 1555,2 МГц. Блок 44 выдает на вход выходного усилителя 45 нижнюю боковую частоту 1451,52 МГц. Первый канал передатчика 40 излучает верхнюю боковую частоту с информацией кодов R и G, и при стабильности несущей 10^-7 занимаемая полоса в эфире составляет ±166 Гц /332 Гц/. Второй канал излучает нижнюю боковую частоту с информацией кодов сигнала В и занимает в эфире полосу ±145 Гц /290 Гц/. На приемной стороне принимаются параллельно два радиосигнала блоками 100 и 115 приема радиосигнала /фиг.9/, являющиеся селекторами каналов соответствующих диапазонов с электронной настройкой. Каждый блок включает входную цепь, усилитель радиочастоты и смеситель [6, с.132]. Полосовой фильтр усилителя радиочастоты перестраивается напряжением смещения с блока 99 управления /выбора каналов/. Радиочастотный сигнал через петлю связи поступает на смеситель, сюда же с синтезатора 139 частот /выход 3/ подается частота, равная несущей частоте передатчика 40, которая необходима для детектирования однополосного сигнала [7, с.146]. Сигнал со смесителя, являющийся выходным сигналом блока 100 /115/, поступает на вход усилителя 101 /116/ радиочастоты, где усиливается до необходимой величины и поступает на вход двухполярного амплитудного детектора 102 /117/. Вторые входы синтезатора 139 частот подключены к второй группе выходов блока 99 управления. При включении канала передачи сигнал с соответствующего выхода блока 99 поступает в блок 139 и определяет выход требуемой несущей частоты на третьи входы блоков 100, 115. Двухполярные амплитудные детекторы 102, 117 выполнены по схеме на фиг.10. Диод Д1 выделяет положительную огибающую модулирующего сигнала /фиг.22/. Диод Д2 из модулирующей выделяет огибающие положительных полусинусоид /символы единиц кодов R и В/, диод Д3 выделяет из модулирующей огибающие отрицательных полусинусоид /символы единиц кодов G/. С первого выхода блока 102 продетектированные положительные полусинусоиды частотой 103,68 МГц поступают на вход первого формирователя 103 /118/ импульсов, со второго выхода продектированные отрицательные полусинусоиды поступают на вход второго формирователя 104 /119/ импульсов. Формирователи импульсов выполнены по схеме несимметричного триггера с эмиттерной связью [8, с.209], формирующего прямоугольные импульсы из гармонически изменяющихся сигналов. Импульсы имеют одну полярность и длительность, равную длительности импульсов в кодах на передающей стороне. Единицы в кодах опять представляются импульсами, нули их отсутствием. При включении питания приемной стороны все ключи в закрытом состоянии. Порядок работы определяется сигналами управления с канала формирования управляющих сигналов. Задающая роль принадлежит блоку 138 выделения ССИ, условием появления которых с блока 138 является одновременный приход на счетные входы блока 138 трех кодов ССИ из восьми единиц. С их приходом блок 138 выдает строчный синхроимпульс /ССИ/. Импульсы ССИ /13,5 кГц/ поступают на первый вход блока 139 и по ним выполняется подстройка частоты в синтезаторе 139 частот под частоту и фазу задающего генератора 34 на передающей стороне. Собственная стабильность частоты блока 139·10^-6, он выдает: с первого выхода - импульсы дискретизации кодов 12,96 МГц, со второго - импульсы дискретизации кодов звука 54 МГц, с третьего - синусоидальные колебания соответствующей несущей частоты, с четвертого - тактовые импульсы 103,68 МГц на вторые управляющие входы регистров 105, 110, 120, с пятого выхода - импульсы 25,92 МГц на третьи управляющие входы накопителей 125-130 кодов кадра и на управляющие входы сумматоров 108, 113, 123. Последовательные коды с формирователей 103, 104, 118 поступают в регистр сигнала R 105, регистр 110 сигнала G и регистр 120 сигнала В, размещаясь в которых коды принимают параллельный вид, в котором далее и используются. Блок 106, 111, 121 обработки кодов /фиг.11/ выполняют удвоение отсчетов в строке с 960 в 1920, работают идентично. Удвоение отсчетов в строке производится получением промежуточных /средних/ кодов между каждым прошедшим кодом и следующим за ним. Блоки выполняют сложение предыдущего и последующего кодов и деление кода суммы попалам. Деление выполняется без временных затрат по принципу отбрасывания младшего разряда в коде суммы, как это делается при делении десятичного числа на 10. Для этого осуществляется соответствующее подключение выходов блока сумматора 153 /фаг.11/ к входам блока 154 задержек:

Разряд 0 означает перенос в старший разряд при сложении кодов. Удвоение отсчетов в строке сокращает период следования кодов в два раза, который составляет 38,5 нс //, частота дискретизации при этом 25,92 МГц. Сумматор 153 из микросхем К555ИМ6 [9, c.258] с временем сложения 24 нс, 38,5 нс - 24 нс=14,5 нс. От поступления кодов в сумматор 153 до появления результата на выходе блока 154 проходит 38,5 нс, сложение занимает 24 нс, остающиеся 14,5 нс приходятся на задержку в блоке 154 задержек. С приходом первого импульса 12,96 МГц в триггер 146 с его первого выхода сигнал U_выд1 одновременно выдает: из регистра 150 "код 0" /из одних нулей/ на первые входы сумматора 153, из регистра 151 "код 0" в регистр 156 и через диоды на вторые входы сумматора 153 /сигналы выдачи и обнуляют регистры/ и открывает на время своей длительности ключи в блоке 147, регистры 149 и 150 заполняются кодом "код 1". Сумматор 153 выполняет сложение "код 0 + код 0". С приходом второго импульса в триггер 146 он же выдает из сумматора 153 код суммы в блок 154 задержек, при переходе в который код суммы делится на два. Блок 154 задерживает код на 14,5 нс, после чего с выхода его следует код №1 А сигнал со второго выхода триггера U_выд2 одновременно выдает: с регистра 156 занесенный в него "код 0" на выход блока, являющийся кодом №2 "код 0", с регистра 149 "код 1" в регистр 155 и через диоды в сумматор 153, с регистра 152 "код 0" в сумматор, открывает ключи в блоке 148, и регистры 151 и 152 заполняются кодом "код 2". Сумматор 153 выполняет сложение: "код 0+код 1". Регистры 155 и 156 выполняют хранение кодов 77 нс, первая половина времени 38,5 нс хранения приходится на время сложения 24 нс плюс 14,5 нс задержку в блоке 154, поэтому при выдаче кода из регистра 155 или 156 код следует через 38,5 нс после кода с блока 154. С приходом третьего импульса на вход триггера 146 он выдает из сумматора 153 код суммы в блок 154, с выхода которого уже следует код №3 А сигнал с первого выхода триггера U_выд3 одновременно выдает: с регистра 150 "код 1" в сумматор, с регистра 151 "код 2" в регистр 156 и через диоды в сумматор, с регистра 155 код №4, "код 1" на выход, открывает ключи в блоке 147, и регистры 149, 150 заполняются кодом "код 3". Сумматор выполняет сложение "код 1 + код 2". На вход триггера приходит четвертый импульс, выдающий из сумматора код суммы в блок 154, с выхода которого идет код №5 а сигнал U_выд4 co второго выхода триггера одновременно выдает: с регистра 149 "код 3" в регистра 155 и через диоды в сумматор, с регистра 152 "код 2" в сумматор, с регистра 156 код №6 "код 2" на выход, открывает ключи в блоке 148, и регистры 151, 152 заполняются кодом "код 4". Сумматор выполняет сложение "код 2 + код 3". С приходом пятого импульса в триггер 146 он же выдает код суммы с сумматора 153 в блок 154, с которого код №7 идет на выход. А сигнал U_выд5 с первого выхода триггера одновременно выдает: с регистра 155 код №8 "код 3" на выход, с регистра 150 "код 3" в сумматор, с регистра 151 "код 4" в регистр 156 и через диоды в сумматор, открывает ключи в блоке 147, регистры 149, 150 заполняются кодом "код 5". Сумматор выполняет сложение "код 3 + код 4", С приходом в триггер 146 шестого и последующих импульсов процессы повторяются. Выходы блока 184, регистров 155, 156 поразрядно объединены и являются 1-8 выходами блока 106 /111, 121/. С выходов блоков 106, 111, 121 коды в параллельном виде с частотой 25,92 МГц поступают: с блока 106 в блок 107 задержек и во второй блок 109 задержек, и на первые информационные входы сумматора 108, с блока 111 в первый блок 112 задержек, во второй блок 114 задержек и на первые информационные входы сумматора 113, с блока 121 на входы первого блока 122 задержек, второго блока 124 задержек и на первые информационные входы сумматора 123. Далее идет удвоение строк в кадре с 540 до 1080. Для этого необходимо задержать коды текущей строки на длительность 74 мкс. Задержку выполняют первые блоки 107, 112, 122 задержек. При развертке кадра на передающей стороне развертка нечетных строк относительно четных строк идет встречно, следовательно, через строку нужно менять последовательность выдачи кодов строки, что выполняют первые блоки задержек /фиг.12/. С приходом на первый вход элемента И 157 импульса 25 Гц и на второй вход импульса строки 13,5 кГц с выхода его сигнал открывает ключ 158, пропускающий импульсы 25,92 МГц в распределитель 160 импульсов. Тактовые импульсы с блока 160 последовательно с 1 по 1920 выходов поступают на первые входы разрядов блока восьми регистров 162_1-8. На 1-8 информационные входы блока 107 поступают сигналы кодов. Сигналы первых разрядов кодов поступают на вторые входы разрядов первого регистра 162₁, сигналы вторых разрядов кодов поступают на вторые входы разрядов второго регистра 162₂ и т.д., сигналы восьмых разрядов кодов на вторые входы разрядов восьмого регистра 162₈. За период первой строки идет накопление кодов в регистрах 162. Во втором периоде строки идет последовательная выдача 1920 кодов первой строки из регистров 162 на вторые входы сумматора 108, одновременно идет и заполнение освобождающихся разрядов сигналами разрядов кодов следующей строки. Выдача кодов выполняется передним фронтом тактовых импульсов, занесение поступающих сигналов кодов производится этими же импульсами. Так как развертка второй строки идет встречно к первой, выдача кодов первой строки с регистров 162 идет в обратном порядке: начинается с 1920 разряда к первому, занесение кодов второй строки тоже идет, начиная с 1920 разряда к первому. Выполняется это вторым распределителем 161 импульсов, выходы которого подключены к первым входам разрядов регистров 162 в обратном порядке. В третьем периоде строки выдача кодов идет опять с блока 160 от первого разряда к 1920. Сумматоры 108, 113, 123 выполняют сложение кодов одноименных отсчетов текущей и задержанной строк. На первые входы сумматора поступают коды текущей строки с блока 106 /111, 121/, на вторые входы приходят коды, задержанное на 74 мкс, с блока 107 /112, 122/. Сумматоры 108, 113, 123 выполнены из микросхем К555ИМ6 с временем сложения 24 нс. Деление кода суммы на два выполняется соответствующим подключением выходов сумматора к входам своего накопителя кодов кадра аналогично как в блоках 106, 111, 121. Вторые блоки задержек 109, 114, 124 выполняют задержку кодов на 24 нс, чтобы одноименные коды текущей и промежуточной строк поступали в накопители 125-130 кодов синхронно. Коды текущих 540 строк сигнала R с блока 109 поступают в накопитель 126, коды промежуточных 540 строк сигнала R с блока 108 поступают в накопитель 125 кодов кадра. Аналогично для кодов сигналов C и В.

Работа блоков 163_1-540 регистров, фиг.14, 15.

Сигналы разрядов кодов поступают в параллельном виде на третьи входы разрядов регистров 167_1-8. Заполнение регистров кодами строки начинается с открытием импульсом 25 Гц первого ключа 164, который пропускает импульсы дискретизации 25,92 МГц на вход распределителя 166 импульсов, с выходов которого тактовые импульсы последовательно поступают на первые управляющие входы разрядов регистров 167. По заполнении регистров 167 с последнего выхода 1920 блока 166 сигнал закрывает ключ 164 и в качестве управляющего выходного сигнала открывает первый ключ 164 во втором блоке 163₂, регистры которого заполняются кодами второй строки. За период кадра последовательно заполняются регистры 167 всех блоков 163_1-540 в накопителях 125-130 кодов кадра, по заполнении регистров в 540 блоках 163 выходной сигнал с последнего блока 163₅₄₀ открывает во всех блоках 163 /вход 4/ вторые ключи 165, которые пропускают один импульс U_выд /13,5 кГц/, который одновременно выдает из всех блоков 163 накопителей 125-130 кодов кадра параллельно в свои блоки 131-136 формирователей управляющих сигналов и обнуляет разряды регистров 167. Каждый накопитель кодов кадра имеет 8294400 выходов /1920×540×8/, которые подключены к стольким же входам в каждом из блоков 131-136, каждый из которых имеет в своем составе 1036800 /1920×540/ преобразователей "код - длительность излучения". Выходы блоков 131-136 6220800 /1036800×6/ подключены к стольким же входам /6220800/ в экране 137 /фиг.9/. В связи с большим числом соединений от шести накопителей 125-130 кодов кадра к шести блокам 131-136 49766400 /1920×8×540×6/ и от них к светодиодам экрана 137 6220800 /1920×1080×3/ лучшим вариантом для надежной работы приемной стороны будет исполнение накопителей кодов кадра и блоков 131-136 на тыльной стороне экрана 137 в единой с ним монолитной и неразборной конструкции.

Работа системы телевидения.

ФЭП I формирует три аналоговых видеосигнала R, G, В, преобразуемые АЦП 29-31 в 8-разрядные коды. С АЦП 29, 30 коды видеосигналов R и G поступают в формирователь 36 кодов, с АЦП 31 коды видеосигнала В поступают в формирователь 37 кодов. В блоке 36 коды из параллельных преобразуются в последовательные и к ним добавляются первым кодом строки ССИ, последними четырьмя кодами являются звуковые сигналы 3в1. В блоке 37 коды из параллельных преобразуются в последовательные, первыми кодами строки являются коды ССИ и КСИ, последними четырьмя кодами являются звуковые сигналы 3в2. Единицы в кодах с импульсов заменяются на положительные и отрицательные полу-синусоиды моночастоты 103,68 МГц. Передающая сторона формирует видеорежим 960×540×25 Гц. Информация кодов R и G передается верхней боковой частотой несущей, информация кодов В передается нижней боковой частотой той же несущей. Приемная сторона принимает два радиосигнала двумя трактами приема и обработки кодов видеосигналов, производит детектирование, выделяет синхроимпульсы ССИ и КСИ. Представление единиц в кодах возвращается к импульсам. Синтезатор 139 частот воспроизводит несущую частоту. Коды сигналов R, G, В направляются по каналам R, G, В /фиг.9/. В каждом канале выполняется удвоение отсчетов в строке и удвоение строк в кадре. С выходов накопителей кодов кадра 125-130 на воспроизведение идет видеорежим 1920×1080×25 Гц при дискретизации кодов 25,92 МГц. За период кадра в накопителях кодов кадра сосредотачиваются все коды кадра 6220800, которые по окончании периода кадра синхронно выдаются в блоки 131-136, в которых определяется соответственно величинам кодов длительность излучения каждой СД-ячейкой в экране.

При этом отпадает необходимость в строчной и кадровой развертках. Плоскопанельный светодиодный экран с разрешением 1920×1080 включает 2073600 элементов матрицы, каждая из которых включает три СД-ячейки, излучающие три основных цвета. Суммарное излучение трех основных цветов при разных скважностях излучений формирует для зрения зрителя яркость и цветовой тон каждого пиксела, суммарное излучения всех матриц создает цветное изображение на экране 137. Звуковые каналы 144, 145 выполняют звуковое стерео сопровождение. Приемную часть предлагается исполнить из двух частей: в первую включить тракты приема и обработки кодов видеосигналов, канал формирования управляющих сигналов и каналы звукового сопровождения, во вторую часть включить накопители кодов кадра, блоки формирования управляющих сигналов и СД-экран. Вторую часть исполнить единой монолитной и неразборной конструкцией.

Использованные источники

1. "Домашний компьютер" №12, 2005, с.26-28, 32.

2. Патент №2214693, кл. Н04N 11/24, бюл. 29 от 20.10.03 г., прототип.

3. Шумилин и др. Радиопередающие устройства. М., 1981, с.234-235.

4. Фридлянд И.В, Сошников В.Г. Системы автоматического регулирования в устройствах видеозаписи, М., 1988, с.118 рис.5.5, с.122 рис.5.10.

5. "Радио" №8, 2004, с.9. «Радио» №9, 2004, с.9, 47.

6. Бродский М.А. Телевизоры цветного изображения. Минск, 1988, с.132, рис.4.2

7. Радиосвязь, вещание и телевидение. Под ред. А.Д.Фортушенко, М., 1981, с.146.

8. Баркан В.Ф., Жданов В.К. Усилительная и импульсная техника. М., 1984, с.209.

9. Цифровые интегральные микросхемы. Справочник. Минск, 1991, с.258.

Система телевидения, содержащая передающую сторону, включающую фотоэлектрический преобразователь /ФЭП/, первый, второй, третий аналого-цифровые преобразователи /АЦП/, входы которых подключены к соответствующим выходам ФЭП, четвертый и пятый АЦП, на информационные входы которых поданы сигналы звукового сопровождения, последовательно соединенные генератор синусоидальных колебаний и синтезатор частот, первый и второй формирователи кодов, первый информационный вход первого формирователя кодов подключен к выходу первого АЦП, второй информационный вход второго формирователя кодов подключен к выходу пятого АЦП, первый и второй самоходные распределители импульсов, вход первого самоходного распределителя импульсов подключен к второму выходу первого форматирователя кодов, а выходы его объединены и подключены к третьему информационному входу второго формирователя кодов, вход второго самоходного распределителя импульсов подключен к соответствующему выходу синтезатора частот, выходы его объединены и подключены к четвертому информационному входу второго формирователя кодов, выходы синтезатора частот подключены: третий - к вторым управляющим входам четвертого и пятого АЦП, пятый - к третьим управляющим входам четвертого и пятого АЦП, шестой - к входу второго самоходного распределителя импульсов, передатчик радиосигналов, вход которого подключен к восьмому выходу синтезатора частот, содержащий первый канал, включающий последовательно соединенные усилитель несущей частоты, первый формирователь однополосного сигнала и выходной усилитель, и второй канал, включающий последовательно соединенные второй формирователь однополосного сигнала, первый вход которого подключен к выходу несущей частоты в первом канале, и выходной усилитель, вторые входы первого и второго формирователей однополосного сигнала подключены к выходам соответственно первого и второго формирователей кодов, ФЭП содержат объектов, первый пьезодефлектор с отражателем на торце, расположенный в фокальной плоскости объектива, второй пьезодефлектор с отражателем на торце, оптически соединенный с отражателем первого пьезодефлектора, последовательно соединенные блок строчной развертки, вход которого подключен к седьмому выходу синтезатора частот, и первый усилитель, выход которого подключен к первому входу первого пьезодефлектора, первый источник положительного опорного напряжения, выход которого подключен к вторым входам первого усилителя и первого пьезодефлектора, второй источник отрицательного опорного напряжения, выход которого подключен к третьем входам первого усилителя и первого пьезодефлектора, последовательно соединенные блок кадровой развертки, первый вход которого подключен к пятому выходу синтезатора частот, и второй усилитель, выход которого подключен к первому входу второго пьезодефлектора, третий источник положительного опорного напряжения, выход которого подключен к вторым входам второго усилителя и второго пьезодефлектора, четвертый источник отрицательного опорного напряжения, выход которого подключен к третьем входам второго усилителя и второго пьезодефлектора, содержит первое и второе дихроичные зеркала, расположенные друг за другом и против отражателя второго пьезодефлектора, три микрообъектива, три фотоприемника, три предварительных усилителя, выходы которых являются выходами ФЭП, входное окно первого фотоприемника оптически соединено через первый микрообъектив и первое дихроичное зеркало с отражателем второго пьезодефлектора, входное окно второго фотоприемника оптически соединено через второй микрообъектив и сквозь оба дихроичных зеркала с отражателем второго пьезодефлектора, входное окно третьего фотоприемника оптически соединено через третий микрообъектив, второе дихроичное зеркало и сквозь первое дихроичное зеркало с отражателем второго пьезодефлектора, блок кадровой развертки ФЭП содержат последовательно соединенные элемент И, первый и второй входы которого являются первым и вторым входом блока кадровой развертки, задающей генератор и суммирующий усилитель, второй вход которого подключен к первому входу элемента И и управляющий вход подключен к выходу элемента И, первый, второй, третий АЦП идентичны, каждый включает последовательно соединенные усилитель и пьезодефлектор с отражателем на торце, источник положительного опорного напряжения, источник отрицательного опорного напряжения, выходы которых подключены соответственно к вторым и третьем входам усилителя и пьезодефлектора, излучатель из импульсного световода, щелевой диафрагмы и микрообъектива, линейку многоэлементного фотоприемника и шифратор, вход линейки многоэлементного фотоприемника оптически соединен с отражателем пьезодефлектора, а выходы ее подключены к входам шифратора, выходы которого являются выходами АЦП, управляющим входом которого является вход импульсного светодиода, первый формирователь кодов включает четыре канала, выходы их объединены, первый канал включает последовательно соединенные первый блок элементов И, первый и второй элементы ИЛИ и первый выходной ключ, и первый самоходный распределитель импульсов, второй канал включает второй блок элементов И, третий и четвертый элементы ИЛИ и второй выходной ключ, и второй самоходный распределитель импульсов, вторые входы первого блока элементов И подключены к выходам первого самоходного распределителя импульсов, вторые входы второго блока элементов И подключены к выходам второго самоходного распределителя импульсов, третей канал включает последовательно соединенные третий блок элементов И и пятый элемент ИЛИ, и третий самоходный распределитель импульсов, выход пятого элемента ИЛИ подключен к второму входу второго элемента ИЛИ, четвертый канал включает четвертый блок элементов И, и шестой элемент ИЛИ, выход которого подключен к второму входу четвертого элемента ИЛИ, и четвертый самоходный распределитель импульсов, вторые входы третьего и четвертого блоков элементов И подключены к выходам третьего и четвертого самоходных распределителей импульсов, в состав первого формирователя кодов входят первый и второй ключи и последовательно соединенные счетчик импульсов и дешифратор, первый выход которого подключен к первому управляющему входу первого ключа, второй его выход подключен к второму управляющему входу первого ключа, и к первому управляющему входу второго ключа, третий выход дешифратора является вторым выходом первого формирователя кодов, первым выходом которого являются объединенные выходы выходных ключей, выход первого ключа подключен к входам первого и второго самоходных распределителей импульсов, выход второго ключа подключен к входам третьего и четвертого самоходных распределителей импульсов, третий вход четвертого элемента ИЛИ является четвертым информационным входом первого формирователя кодов, подключенный к выходу первого самоходного распределителя импульсов передающей стороны, второй формирователь кодов содержат первый канал, включающий последовательно соединенные блок элементов И, первый и второй элементы ИЛИ, и первый выходной ключ, и самоходный распределитель импульсов, вторые входы блока элементов И подключены к выходам самоходного распределителя импульсов первого канала, включает первый и второй ключи, выход первого ключа подключен к входу самоходного распределителя импульсов первого канала, последовательно соединенные счетчик импульсов и дешифратор, первый выход которого подключен к первому управляющему входу первого ключа, второй выход подключен к второму управляющему входу первого ключа и к первому управляющему входу второго ключа, третий вход второго элемента ИЛИ является третьим информационным входом второго формирователя кодов, выходом которого является выход выходного ключа первого канала, и содержащая приемную сторону, включающую антенну, блок управления, первый и второй тракты приема и обработки кодов видеосигналов, входы которых подключены к антенне, а вторые входы подключены к первым выходам блока управления, канал формирования управляющих сигналов и два канала звукового сопровождения, первый тракт приема и обработки кодов видеосигналов содержат последовательно соединенные блок приема радиосигнала, первый вход которого подключен к антенне, вторые входы подключены к первой группе выходов блока управления, усилитель радиочастоты и двухполярный амплитудный детектор, и первый и второй формирователи импульсов, входы которых подключены соответственно к первому и второму выходам двухполярного амплитудного детектора, и канал обработки кодов видеосигналов R, включающей последовательно соединенные регистр сигнала R, информационный вход которого подключен к выходу первого формирователя импульсов, блок обработки кодов, первый блок задержек и сумматор, и второй блок задержек, второй тракт приема и обработки кодов видеосигналов содержат последовательно соединенные блок приема радиосигнала, первый вход которого подключен к антенне, вторые входы подключены к первой группе выходов блока управления, усилитель радиочастоты и двухполярный амплитудный детектор, и первый и второй формирователи импульсов, входы которых подключены соответственно к первому и второму выходам двухполярного амплитудного детектора, и содержит канал обработки кодов видеосигналов В, включающий последовательно соединенные регистр сигнала В, информационный вход которого подключен к выходу первого формирователя импульсов своего тракта, блок обработки кодов, первый блок задержек и сумматор, и второй блок задержек, канал формирования управляющих сигналов содержит последовательно соединенные блок выделения строчных синхроимпульсов /ССИ/, синтезатор частот, ключ, счетчик импульсов и дешифратор, и блок выделения кадровых синхроимпульсов /КСИ/, первый и третий входы блока выделения ССИ подключены к выходам первых формирователей импульсов в первом и втором трактах приема и обработки кодов видеосигналов, второй вход блока выделения КСИ подключен к выходу второго формирователя импульсов второго тракта приема и обработки кодов видеосигналов, вторые входы синтезатора частот подключены к второй группе выходов блока управления, первый выход синтезатора частот подключен к сигнальному входу ключа и к первым управляющем входам регистров сигнала R, В, второй выход синтезатора частот подключен параллельно к соответствующим управляющим входам первого и второго каналов звукового сопровождения, третий выход подключен к третьим управляющем входам блоков приема радиосигнала в первом и втором трактах приема и обработки кодов видеосигналов, первый и второй выходы дешифратора подключены к соответствующим управляющим входам первого и второго каналов звукового сопровождения, второй выход подключен также к управляющему входу счетчика импульсов и к второму управляющему входу ключа, первый управляющей вход которого подключен к выходу блока выделения ССИ, первый и второй информационные входы первого канала звукового сопровождения подключены к выходам соответственно первого и второго формирователей импульсов первого тракта приема и обработки кодов видеосигналов, первый и второй информационные входы второго канала звукового сопровождения подключены к выходам соответственно первого и второго формирователей импульсов второго тракта приема и обработки кодов видеосигналов, блок выделения ССИ включает первый, второй, третий счетчики импульсов, первый, второй, третий элементы НЕ, первый и второй элементы И и диод, выходы первого и второго счетчиков импульсов подключены к входам первого элемента И, выходы которого и выход третьего счетчика импульсов подключены к входам второго элемента И, выход которого является выходом блока, входы элементов НЕ подключены соответственно к счетным входам счетчиков импульсов, которые являются первым, вторым и третьим информационными входами блока, выходы элементов НЕ и выход второго элемента И через диод объединены и подключены параллельно к управляющим входам счетчиков импульсов, блок выделения КСИ включает первый и второй счетчики импульсов, первый и второй элементы НЕ, первый и второй элементы И и диод, первым и вторым информационными входами являются счетные входы счетчиков импульсов, к которым подключены входы соответственно первого и второго элементов НЕ, выходы их объединены и подключены к управляющим входам счетчиков импульсов, выходы первого и второго счетчиков импульсов подключены к входам первого элемента И, выход которого подключен к первому выходу второго элемента И, выход которого является выходом блока и через диод подключен к выходам элементов НЕ, блоки обработки кодов идентичны, каждый включает триггер, первый, второй, третий и четвертый регистры, блок задержек, пятый и шестой регистры, сумматор и шестнадцать диодов, информационные входы первого и второго регистров поразрядно объединены, информационные входы третьего и четвертого регистров поразрядно объединены, выходы первого регистра подключены к входам пятого регистра и через диоды подключены к первым входам сумматора, выходы второго регистра также подключены к первым входам сумматора, выходы третьего регистра подключены к входам шестого регистра и через диоды подключены к вторым входам сумматора, выходы четвертого регистра также подключены к вторым входам сумматора, выходы которого подключены к входам блока задержек, выходы пятого, шестого регистров и выходы блока задержек поразрядно объединены и являются выходами блока, обработки кодов, управляющим входом которого являются объединенные входы триггера и управляющий вход сумматора, управляющие входы второго, третьего и пятого регистров объединены и подключены к первому выходу триггера, управляющие входы первого, четвертого, шестого регистров объединены и подключены к второму выходу триггера, входы триггеров в блоках обработки кодов каналов обработки кодов видеосигналов R и В объединены и подключены к первому выходу синтезатора частот, первые блоки задержек идентичны, каждый включает элемент И, первый и второй ключи, первый и второй распределители импульсов и восемь регистров, первый и второй входы элемента И являются первым и вторым управляющими входами блока и подключены соответственно к выходу блока выделения КСИ и к выходу блока выделения ССИ, сигнальные входы первого и второго ключей объединены и являются третьим управляющим входом блока задержек, который подключен к соответствующему выходу синтезатора частот, выход элемента И подключен к первому управляющему входу первого ключа и второму управляющему входу второго ключа, выход первого ключа подключен к входу первого распределителя импульсов, выходы которого последовательно подключены к тактовым /первым/ входам разрядов восьми регистров, причем первый выход подключен к тактовым входам первых разрядов восьми регистров, последний выход через диод подключен к тактовым входам последних разрядов восьми регистров и подключен к первому управляющему входу второго ключа и второму управляющему входу первого ключа, выход второго ключа подключен к входу второго распределителя импульсов, выходы которого последовательно, но в обратном порядке подключены к тактовым /первым/ входам разрядов восьми регистров: первый выход подключен к тактовым входам последних разрядов восьми регистров, а последний выход через диод подключен к тактовым входам первых разрядов восьми регистров и через диод подключен к первому управляющему входу первого ключа и к второму управляющему входу второго ключа, вторые входы разрядов регистров объединены и являются первым-восьмым информационными входами блока задержек, выходы разрядов регистров в каждом регистре объединены и являются с первого по восьмой выходами блока задержек, отличающаяся тем, что на передающей стороне тактовые входы первого, второго, третьего АЦП, первые управляющие входы четвертого и пятого АЦП первые управляющие входы первого и второго формирователей кодов подключены к первому выходу синтезатора частот, четвертый выход которого подключен к второму входу блока кадровой развертки ФЭП, в первом формирователе кодов первым и вторым информационными входами являются первые входы блоков элементов И первого и второго каналов, третьим информационным входом являются первые входы блоков элементов И третьего и четвертого кодов, выход второго АЦП подключен к второму информационному входу первого формирователя кодов, к третьему информационному входу которого подключен выход четвертого АЦП, а третий вход второго элемента ИЛИ объединен с третьим входом четвертого элемента ИЛИ, управляющими входами являются: первым - объединенные сигнальные входы первого, второго ключей и счетный вход счетчика импульсов, вторым - объединенные сигнальные входы выходных ключей, третьим - управляющий вход счетчика импульсов, и третий выход дешифратора подключен к второму управляющему входу второго ключа, во второй формирователь кодов введен второй канал, содержащий последовательно соединенные первый блок элементов И и третий элемент ИЛИ, выход готового подключен к второму входу второго элемента ИЛИ первого канала, и первый самоходный распределитель импульсов, и включает последовательно соединенные второй блок элементов И, четвертый и пятый элементы ИЛИ и второй выходной ключ, и второй самоходный распределитель импульсов, первые входы блока элементов И первого канала являются первым информационным входом второго формирователя кодов, к которому подключен выход третьего АЦП, вторым информационным входом являются первые входы первого и второго блоков элементов и второго канала, вторые входы первого и второго блоков элементов И подключены к выходам соответственно первого и второго самоходных распределителей импульсов второго канала, к входам которых подключен выход второго ключа, выход выходного ключа второго канала подключен к выходу выходного ключа первого канала, третий выход дешифратора подключен к второму управляющему входу второго ключа, второй вход шестого элемента ИЛИ является четвертым информационным входом второго формирователя кодов, управляющими входами являются: первым - объединенные сигнальные входы первого, второго ключей и счетный вход счетчика импульсов, вторым - объединенные сигнальные входы выходных ключей, третьим - управляющий вход счетчика импульсов, на приемной стороне в первый тракт приема и обработки кодов видеосигналов введен канал обработки кодов видеосигналов G, включающий последовательно соединенные регистр сигнала G, информационный вход которого подключен к выходу второго формирователя импульсов первого тракта приема и обработки кодов видеосигналов, а первый управляющий вход подключен к первому управляющему входу регистра сигнала R, блок обработки кодов, управляющий вход которого подключен к первому выходу синтезатора частот, первый блок задержек, первый и второй управляющие входы которого подключены соответственно к выходу блока выделения КСИ и к выходу блока выделения ССИ, и сумматор, и второй блок задержек, синтезатор частот выдает с четвертого выхода импульсы тактовой частоты, с пятого выхода импульсы двойной частоты дискретизации кодов, третий вход блока выделения КСИ подключен к выходу блока выделения ССИ, второй вход которого подключен к выходу второго формирователя импульсов первого тракта приема и обработки кодов видеосигналов, первый вход блока выделения КСИ подключен к выходу первого формирователя импульсов второго тракта приема и обработки кодов видеосигналов, объединенные третьи управляющие входы первых блоков задержек каналов обработки кодов видеосигналов R, G, В и объединенные первые управляющие входы сумматоров этих каналов подключены к пятому выходу синтезатора частот, в каждый блок обработки кодов введены первый и второй блоки ключей, поразрядно объединенные входы которых являются информационными входами блока, управляющий вход первого блока ключей подключен к первому выходу триггера, управляющий вход второго блока ключей подключен к второму выходу триггера, выходы первого блока ключей подключены к поразрядно объединенным входам первого и второго регистров, выходы второго блока ключей подключены к объединенным поразрядно входам третьего и четвертого регистров, на приемной стороне введены с первого по шестой накопители кодов кадра, с первого по шестой блоки формирования управляющих сигналов, устройство отображения видеоинформации представлено плоскопанельным светодиодным экраном /СД-экран/, накопители кодов кадра идентичны, каждый включает блоки регистров по числу половины строк /540/ кадра на СД-экране, информационным входом накопителя кодов кадра являются поразрядно объединенные с первого по восьмой входы 540 блоков регистров, управляющими входами являются: первым - первый управляющий вход первого блока, регистров, вторым - объединенные вторые управляющие входы блоков регистров, третьим - объединенные третьи управляющие входы блоков регистров, каждый управляющий выход предыдущего блока регистров является первым управляющим входом каждого последующего блока регистров, управляющей выход последнего блока регистров параллельно подключен к четвертым управляющим входам всех /540/ блоков регистров, выходами накопителя кодов кадра являются выходы всех блоков регистров, информационные входы первого и второго накопителей кодов кадра подключены к выходам соответственно сумматора и второго блока задержек в канале обработки кодов видеосигнала R, информационные входы третьего и четвертого накопителей кодов кадра подключены к выходам соответственно сумматора и второго блока задержек в канале обработки кодов видеосигналов G, информационные входы пятого и шестого накопителей кодов кадра подключены к выходам соответственно сумматора и второго блока задержек в канале обработки кодов видеосигнала В, блоки регистров идентичны, каждый включает первый и второй ключи, распределитель импульсов и восемь регистров, информационным входом блока регистров являются поразрядно объединенные третьи входы разрядов восьми регистров, выходами являются параллельные выходы всех разрядов восьми регистров, управляющими входами являются: первым - первый управляющий вход первого ключа, вторым - сигнальный вход второго ключа, третьим - сигнальный вход первого ключа, четвертым - первый управляющий вход второго ключа, последний /1920/ выход распределителя импульсов подключен к второму управляющему входу первого ключа и является управляющим выходом блока регистров, подключенный к первому управляющему входу следующего блока регистров, выход первого ключа подключен к входу распределителя импульсов, выходы которого последовательно подключены к первым управляющим входам разрядов параллельно восьми регистров, выход второго ключа подключен параллельно к вторым управляющем входам разрядов восьми регистров и к второму управляющему входу второго ключа, первые управляющие входы накопителей кодов кадра объединены и подключены к выходу блока выделения КСИ, вторые управляющие входы их объединены и подключены к выходу блока выделения ССИ, третьи управляющие входы объединены и подключены к пятому выходу синтезатора частот, блоки формирования управляющих сигналов идентичны, каждый включает генератор импульсов и преобразователи "код-длительность излучения" по числу отсчетов в строке /1920/ и числу строк в накопителе кодов кадра /1920×540/, преобразователи "код-длительность излучения" идентичны, каждый включает последовательно соединенные первый ключ, вычитающий счетчик импульсов, дешифратор и второй ключ, и источник питания светодиода, информационным входом каждого преобразователя являются первый-восьмой входы вычитающего импульсов, к счетному входу которого подключен выход первого ключа, выход дешифратора подключен к вторым управляющим входам первого и второго ключей, к сигнальному входу второго ключа подключен источник питания светодиода, первые управляющие входы всех первых и вторых ключей и вход генератора импульсов объединены и являются управляющим входом блока формирования управляющих сигналов, сигнальные входы первых ключей всех преобразователей подключены к выходу генератора импульсов, управляющие входы блоков формирования управляющих сигналов объединены и подключены к выходу блока выделения КСИ, информационными входами в каждом блоке формирования управляющих сигналов являются информационные входы вычитающих счетчиков импульсов, а выходами являются выходы всех вторых ключей преобразователей "код - длительность излучения", плоскопанельный светодиодный экран содержит элементы матрицы соответственно разрешения кадра и включает экранное стекло и элементы матрицы по числу разрешения кадра /1920×1080/, каждый элемент матрицы включает три светодиодных ячейки, каждая из которых излучает один из основных цветов R, G, В, светодиодная ячейка, состоит из последовательно расположенных светодиода белого свечения и соответствующего цветного светофильтра, экранное стекло имеет соответствующие углубления, в которых размещаются светодиодные ячейки, управляющие входы светодиодов подключены к сооветствующим выходам соответствующих преобразователей "код - длительность излучения" в блоках формирования управляющих сигналов, третьим информационным входом в блоке выделения КСИ является второй вход второго элемента И, подключенный к выходу блока выделения ССИ.