Дифференциальный операционный усилитель

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ)). Дифференциальный операционный усилитель содержит входной параллельно-балансный каскад (ВПБК) (1), имеющий первый (2) и второй (3) основные входы, первый (4) и второй (5) токовые выходы, первый (6) повторитель напряжения (ПН), вход которого соединен с первым (4) токовым выходом ВПБК (1), токовое зеркало (ТЗ) (7), имеющее вход (8) и выход (9). В схему введены второй (10) ПН, идентичный первому (6) ПН, вход которого связан со вторым (5) токовым выходом ВПБК (1) и цепь динамической коррекции коэффициента усиления (11), имеющая первый (12) и второй (13) токовые входы, а также первый (14) и второй (15) токовые выходы, причем первый токовый вход (12) соединен со вторым (5) токовым выходом ВПБК (1), второй (13) токовый вход связан с выходом (9) ТЗ (7), первый (14) токовый выход подключен ко входу (8) ТЗ (7), а второй (15) токовый выход подключен к первому (4) токовому выходу ВПБК (1). 2 з.п. ф-лы, 16 ил.

 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ)).

В современной радиоэлектронной аппаратуре находят применение операционные усилители с существенными различными параметрами. Особое место занимают ОУ с простейшей архитектурой, содержащие небольшое число элементов. На их основе выполняются, например, различные классы селективных цепей, где число маломощных усилителей может измеряться десятками единиц. Предлагаемое изобретение относится к данному типу ОУ [1-10].

Наиболее близкой по технической сущности к заявляемому ОУ является классическая схема ОУ фиг.1, представленная в патенте Франции FR 2227574, которая стала основой построения большого числа различных аналоговых устройств, в том числе выпускаемых ведущими микроэлектронными фирмами США [1-10]. Схема ОУ, представленная в патенте Франции, входит в структуру системы электронной стабилизации напряжения. Однако она выбрана в качестве прототипа в связи с тем, что в данном патенте приведены все возможные варианты построения функциональных узлов заявляемого устройства.

Операционный усилитель фиг.1 рассматривается в [1-10]. Основное достоинство его архитектуры - минимально возможный набор функциональных узлов, которые обеспечивают приемлемое для многих применений качество преобразования аналоговых сигналов. В настоящем описании улучшается важнейший параметр ОУ - его коэффициент усиления без обратной связи.

Существенный недостаток известного ОУ фиг.1 состоит в том, что он имеет невысокий коэффициент усиления по напряжению (K_у) без обратной связи. Это не позволяет реализовать на его основе различные решающие устройства с большим петлевым усилением и малой статической погрешностью.

Основная цель предлагаемого изобретения состоит в повышении K_у без существенного ухудшения токопотребления.

Поставленная цель достигается тем, что в операционном усилителе фиг.1, содержащем входной параллельно-балансный каскад 1, имеющий первый 2 и второй 3 основные входы, первый 4 и второй 5 токовые выходы, первый 6 повторитель напряжения, вход которого соединен с первым 4 токовым выходом входного параллельно-балансного каскада 1, токовое зеркало 7, имеющее вход 8 и выход 9, предусмотрены новые элементы и связи - в схему введены второй 10 повторитель напряжения, идентичный первому повторителю напряжения, вход которого связан со вторым 5 токовым выходом входного параллельно-балансного каскада 1 и цепь динамической коррекции коэффициента усиления 11, имеющая первый 12 и второй 13 токовые входы, а также первый 14 и второй 15 токовые выходы, причем первый токовый вход 12 соединен со вторым 5 токовым выходом входного параллельно-балансного каскада 1, второй 13 токовый вход связан с выходом 9 токового зеркала 7, первый 14 токовый выход подключен ко входу 8 токового зеркала 7, а второй 15 токовый выход подключен к первому 4 токовому выходу входного параллельно-балансного каскада 1.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 и п.2 формулы изобретения. На фиг.3 представлена схема заявляемого устройства в соответствии с п.1 и п.3 формулы изобретения.

На фиг.4 представлен частный случай выполнения ОУ фиг.2, в котором предусмотрен второй дополнительный вход Вх^*(-) ₂.

На фиг.5 приведена схема ОУ фиг.2 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар» для случая, когда второй 10 повторитель напряжения существенно неидентичен по входному сопротивлению первому 6 повторителю напряжения (его сопротивление нагрузки равно бесконечности). Здесь же показаны параметры смещения нуля ДУ фиг.5 и координаты статического режима транзистора VT8, оказывающие существенное влияние на величину напряжения смещения нуля U_см.

На фиг.6 приведена зависимость коэффициента усиления по напряжению разомкнутого ОУ фиг.5 от частоты, а на фиг.7 - температурная зависимость его напряжения смещения нуля.

На фиг.8 приведена схема ОУ фиг.2 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар» для случая, когда второй 10 повторитель напряжения идентичен по входному сопротивлению первому 6 повторителю напряжения (его сопротивление нагрузки равно сопротивлению нагрузки повторителя 6). Здесь же показаны параметры смещения нуля ДУ фиг.8.

На фиг.9 приведена зависимость коэффициента усиления по напряжению разомкнутого ОУ фиг.8 от частоты, которая показывает, что при симметрии повторителей напряжения 6 и 10 коэффициент усиления возрастает в сравнении с фиг.6 на 34 дБ.

На фиг.10 приведена схема ОУ фиг.3 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар» для случая, когда второй 10 повторитель напряжения идентичен по входному сопротивлению первому 6 повторителю напряжения (его сопротивление нагрузки равно сопротивлению нагрузки повторителя 6). Здесь же показаны параметры смещения нуля ДУ фиг.8.

На фиг.11 приведена схема ОУ-прототипа фиг.1 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар», в которой дополнительно введен второй 10 повторитель напряжения, идентичный по входному сопротивлению первому 6 повторителю напряжения. Здесь же показаны параметры смещения нуля ДУ фиг.11 (U_cм1=4,7 мВ).

На фиг.12 приведена зависимость коэффициента усиления по напряжению разомкнутого ОУ-прототипа фиг.11 от частоты, которая показывает, что его K_у=10³ (60 дБ), что значительно меньше коэффициента усиления (K_у=115 дБ) предлагаемых схем (фиг.9).

На фиг.13 приведена схема ОУ фиг.4 в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар», а на фиг.14 - зависимость коэффициента усиления замкнутого ОУ фиг.13 от частоты при 100% обратной связи.

На фиг.15 показана схема фиг.13 для случая, когда подсхема 11 выполнена в виде токового зеркала Вильсона (фиг.3) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар», а на фиг.16 - зависимость коэффициента усиления замкнутого ОУ фиг.15 от частоты при 100% обратной связи.

Дифференциальный операционный усилитель фиг.2 содержит входной параллельно-балансный каскад 1, имеющий первый 2 и второй 3 основные входы, первый 4 и второй 5 токовые выходы, первый 6 повторитель напряжения, вход которого соединен с первым 4 токовым выходом входного параллельно-балансного каскада 1, токовое зеркало 7, имеющее вход 8 и выход 9. В схему введены второй 10 повторитель напряжения, идентичный первому повторителю напряжения, вход которого связан со вторым 5 токовым выходом входного параллельно-балансного каскада 1 и цепь динамической коррекции коэффициента усиления 11, имеющая первый 12 и второй 13 токовые входы, а также первый 14 и второй 15 токовые выходы, причем первый токовый вход 12 соединен со вторым 5 токовым выходом входного параллельно-балансного каскада 1, второй 13 токовый вход связан с выходом 9 токового зеркала 7, первый 14 токовый выход подключен ко входу 8 токового зеркала 7, а второй 15 токовый выход подключен к первому 4 токовому выходу входного параллельно-балансного каскада 1.

На фиг.2 в соответствии с п.2 формулы изобретения цепь динамической коррекции коэффициента усиления 11 содержит первый 16 вспомогательный транзистор и первый 17 вспомогательный p-n переход, причем коллектор первого 16 вспомогательного транзистора соединен с первым 14 токовым выходом цепи динамической коррекции коэффициента усиления, эмиттер соединен с первым 12 токовым входом цепи динамической коррекции коэффициента усиления 11, а база подключена ко второму 13 токовому входу цепи динамической коррекции коэффициента усиления и через первый 17 вспомогательный p-n переход связана со вторым 15 токовым выходом цепи динамической коррекции коэффициента усиления 11

На фиг.3 в соответствии с п.3 формулы изобретения цепь динамической коррекции коэффициента усиления содержит второй 28 и третий 29 вспомогательные транзисторы и второй 30 вспомогательный p-n переход, причем коллектор второго 28 вспомогательного транзистора соединен с первым 14 токовым выходом цепи динамической коррекции коэффициента усиления 1, эмиттер через второй 30 вспомогательный p-n переход соединен с первым 12 токовым входом цепи динамической коррекции коэффициента усиления 11, а база подключена ко второму 13 токовому выходу цепи динамической коррекции коэффициента усиления 11 и соединена с коллектором третьего 29 вспомогательного транзистора, база которого подключена к эмиттеру второго 28 вспомогательного транзистора, а эмиттер соединен со вторым 15 токовым выходом цепи динамической коррекции коэффициента усиления 11.

Рассмотрим работу схемы фиг.4 на переменном токе.

Замечательной особенностью предлагаемого усилителя является повышение (более чем на порядок) коэффициента усиления по напряжению K_у. Для ОУ прототипа фиг.1

где r₄ - эквивалентное сопротивление в узле 4;

r_вых - выходное сопротивление дифференциального каскада относительно выхода 4;

r₇ - выходное сопротивление токового зеркала 7;

R_вх.4 - эквивалентное сопротивление нагрузки R_H, приведенное к узлу 4,

R_вх.4=β₂₀R_H;

- крутизна входного дифференциального каскада 1 при коротком замыкании в узле 4, зависящая от сопротивлений эмиттерных переходов транзисторов 18 и 19 (r_э18, r_э19);

β₂₀ - коэффициент усиления тока базы транзистора 20, входящего в повторитель напряжения 6.

В связи с тем, что β₂₀>50 при R_н≥1 кОм эквивалентное сопротивление r₄ в узле 4 определяется транзисторами 18 и 19

где µ≈10^-3÷10^-2 - коэффициент внутренней обратной связи транзистора.

Поэтому численные значения предельного коэффициента усиления по напряжению ОУ фиг.1

В предлагаемом устройстве (фиг.2 и 3) максимально возможный коэффициент усиления существенно повышается за счет взаимной компенсации эквивалентной проводимости в узле 4 эквивалентной проводимостью в узле 5. Для этого необходимо создать в узле 5 такое же эквивалентное сопротивление, что и в узле 4. То есть обеспечить

Если сопротивление нагрузки R_н невелико, то необходимо на вспомогательный (для других цепей - часто бесполезный) выход 26 повторителя 10 включить такое же сопротивление , чтобы выполнялось равенство

Если условие (7) выполняется, при изменении напряжения в узле (4) на величину u₄ через r₄ появится паразитный переменный ток u₄=u₄/r₄. Однако в заявляемой схеме напряжение u₄ передается и в узел 5 (u₅=u₄), что вызывает такое же изменение тока через r₅

Этот ток i₅ поступает на вход 12 цепи динамической коррекции коэффициента усиления 11 и с единичным коэффициентом передачи передается на вход 8 токового зеркала 7 и, следовательно, на его выход 9. Далее это приращение i₅ передается через цепь динамической коррекции коэффициента усиления с ее входа 13 на выход 15. Как следствие, в узле 4 происходит вычитание токов i₄ и i₅

Если r₄=r₅, то i_Σ=0. Следовательно, от параллельно-балансного каскада 1 не требуется создавать дополнительное приращение тока в узле 4 (i_к19) за счет изменения входного дифференциального напряжения (между узлами 2 и 3). В этом случае K_у каскада существенно возрастает

При r₅=∞, что соответствует схеме-прототипу, находим, что

Таким образом, выигрыш по K_у, который дает заявляемая схема при β₂₀=β₂₄

Действительно компьютерное моделирование (фиг.7 и 9) показывает, что заявляемый ОУ имеет более чем на 20 дБ большее усиление (K_у>10⁴ или 82 дБ).

Таким образом, предлагаемое техническое решение характеризуется более высокими качественными показателями по усилению, что позволяет рекомендовать его для применения в архитектуре аналоговых интерфейсов (особенно в тех случаях, когда требуются десятки-сотни операционный усилителей с малой потребляемой мощностью).

Библиографический список

1. Патент Франции FR 2227574, fig.1, fig.3b, fig.4b.

2. Интегральные микросхемы. Операционные усилители [Текст]: справочник. - М., Издательский дом «Додэка-XXI», 2001. - С.159, операционные усилители 574УД3.

3. Интегральные микросхемы. Операционные усилители [Текст]: справочник. - М., Издательский дом «Додэка-XXI», 2001. - С.280, операционные усилители 1407УД3, 1416УД1.

4. Патент США №5365191, fig.9.

5. Патент США №5568090.

6. Патент США №4629997.

7. Патентная заявка США 2009/0021306, fig.2.

8. Патент США №6114904, fig.1.

9. Патент США №4223276, fig.2.

10. Патентная заявка США 2008/0061877, fig.6.

1. Дифференциальный операционный усилитель, содержащий входной параллельно-балансный каскад (1), имеющий первый (2) и второй (3) основные входы, первый (4) и второй (5) токовые выходы, первый (6) повторитель напряжения, вход которого соединен с первым (4) токовым выходом входного параллельно-балансного каскада (1), токовое зеркало (7), имеющее вход (8) и выход (9), отличающийся тем, что в схему введены второй (10) повторитель напряжения, идентичный первому повторителю напряжения, вход которого связан со вторым (5) токовым выходом входного параллельно-балансного каскада (1), и цепь динамической коррекции коэффициента усиления (11), имеющая первый (12) и второй (13) токовые входы, а также первый (14) и второй (15) токовые выходы, причем первый токовый вход (12) соединен со вторым (5) токовым выходом входного параллельно-балансного каскада (1), второй (13) токовый вход связан с выходом (9) токового зеркала (7), первый (14) токовый выход подключен ко входу (8) токового зеркала (7), а второй (15) токовый выход подключен к первому (4) токовому выходу входного параллельно-балансного каскада (1).

2. Устройство по п.1, отличающееся тем, что цепь динамической коррекции коэффициента усиления (11) содержит первый (16) вспомогательный транзистор и первый (17) вспомогательный p-n переход, причем коллектор первого (16) вспомогательного транзистора соединен с первым (14) токовым выходом цепи динамической коррекции коэффициента усиления, эмиттер соединен с первым (1) токовым входом цепи динамической коррекции коэффициента усиления (11), а база подключена ко второму (13) токовому входу цепи динамической коррекции коэффициента усиления и через первый (17) вспомогательный p-n переход связана со вторым (15) токовым выходом цепи динамической коррекции коэффициента усиления (11).

3. Устройство по п.1, отличающееся тем, что цепь динамической коррекции коэффициента усиления содержит второй (28) и третий (29) вспомогательные транзисторы и второй (30) вспомогательный p-n переход, причем коллектор второго (28) вспомогательного транзистора соединен с первым (14) токовым выходом цепи динамической коррекции коэффициента усиления (1), эмиттер через второй (30) вспомогательный p-n переход соединен с первым (12) токовым входом цепи динамической коррекции коэффициента усиления (11), а база подключена ко второму (13) токовому выходу цепи динамической коррекции коэффициента усиления (11) и соединена с коллектором третьего (29) вспомогательного транзистора, база которого подключена к эмиттеру второго (28) вспомогательного транзистора, а эмиттер соединен со вторым (15) токовым выходом цепи динамической коррекции коэффициента усиления (11).