Сигнально-адаптивная система управления динамическими объектами с запаздыванием нейтрального типа

Изобретение относится к системам автоматического управления и может быть использовано в системах регулирования объектами, параметры которых - неизвестные постоянные или меняющиеся во времени величины. Такими системами являются, например, системы автоматического управления летательными аппаратами, ядерными реакторами, гидромелиоративными сооружениями и т.д. Технический результат - расширение функциональных возможностей сигнально-адаптивной системы управления динамическими объектами с запаздыванием по состоянию. Результат достигается за счет изменения алгоритма запаздывания путем расширения его до общего случая - запаздывания по нейтральному типу, а именно путем добавления в сигнально-адаптивную систему управления алгоритмов настройки коэффициентов управления и блока нейтрального запаздывания. 1 ил.

 

Изобретение относится к системам автоматического управления и может быть использовано в системах регулирования объектами с запаздыванием нейтрального типа и сигнальной составляющей в управлении, причем параметры объекта - неизвестные постоянные или меняющиеся во времени величины. Такими системами являются, например, системы автоматического управления летательными аппаратами, ядерными реакторами, гидромелиоративными сооружениями и т.д.

Наиболее близким техническим решением к предлагаемому является сигнально-адаптивная система управления (патент РФ №2177635, официальный бюл. "Изобретения. Полезные модели." - 2001. №36, прототип), содержащая объект управления, блок запаздывания, блок задания коэффициентов, первые умножители, блоки вычисления модуля, первые интеграторы, вторые умножители, первый блок суммирования, второй блок суммирования, третий умножитель, второй интегратор, четвертый умножитель, третий блок суммирования, дискриминатор знака, выходы объекта управления связаны с соответствующими входами каждого первого умножителя, входами каждого второго умножителя и соответствующими входами блока запаздывания, выход каждого первого умножителя связан с входом каждого блока вычисления модуля, выходы которых подключены к входу каждого первого интегратора, выход которого связан со вторым входом каждого второго умножителя, выходы которых связаны с соответствующими входами первого блока суммирования, выход которого подключен ко вторым входам каждого первого умножителя, ко второму входу третьего умножителя и к первому входу третьего блока суммирования, выходы блока запаздывания соединены с соответствующими входами блока задания коэффициентов, выходы которого связаны с соответствующими входами второго блока суммирования, выход которого подключен к первому входу третьего умножителя и ко второму входу четвертого умножителя, выход третьего умножителя соединен с входом третьего интегратора, выход которого связан с первым входом четвертого умножителя, выход которого подключен ко входу третьего блока суммирования, первый вход которого связан с выходом первого блока суммирования, выход второго блока суммирования соединен со входом дискриминатора знака и входом третьего блока суммирования, выход дискриминатора знака подключен к входу третьего блока суммирования, выход третьего блока суммирования подключен к входу объекта управления.

Недостатком этой системы является отсутствие возможности проектировать системы более сложного класса с запаздыванием нейтрального типа.

Задачей изобретения является расширение функциональных возможностей системы управления за счет изменения алгоритма запаздывания путем расширения его до общего случая - запаздывания по нейтральному типу.

Решение поставленной задачи достигается тем, что в сигнально-адаптивную систему управления динамическим объектом, содержащую объект управления, блок запаздывания, блок задания коэффициентов, первые умножители, блоки вычисления модуля, первые интеграторы, вторые умножители, первый блок суммирования, второй блок суммирования, третий умножитель, второй интегратор, четвертый умножитель, третий блок суммирования, дискриминатор знака, выходы объекта управления связаны с соответствующими входами каждого первого умножителя, входами каждого второго умножителя и соответствующими входами блока запаздывания, выход каждого первого умножителя связан с входом каждого блока вычисления модуля, выходы которых подключены к входу каждого первого интегратора, выход которого связан со вторым входом каждого второго умножителя, выходы которых связаны с соответствующими входами первого блока суммирования, выход которого подключен ко вторым входам каждого первого умножителя, ко второму входу третьего умножителя, выходы блока запаздывания соединены с соответствующими входами блока задания коэффициентов, выходы которого связаны с соответствующими входами второго блока суммирования, выход которого подключен к первому входу третьего умножителя и ко второму входу четвертого умножителя, выход третьего умножителя соединен с входом второго интегратора, выход которого связан с первым входом четвертого умножителя, выход которого подключен ко входу третьего блока суммирования, выход второго блока суммирования соединен со входом дискриминатора знака и входом третьего блока суммирования, выход дискриминатора знака подключен к входу третьего блока суммирования, выход третьего блока суммирования подключен к входу объекта управления, добавляются второй блок запаздывания, блок интеграторов, второй блок задания коэффициентов, четвертый блок суммирования, пятый умножитель, третий интегратор, шестой умножитель, седьмой умножитель, четвертый интегратор и восьмой умножитель. Причем выходы объекта управления связаны с соответствующими входами второго блока запаздывания, выходы которого связаны со входами блока интеграторов, выходы которого соединены с соответствующими входами второго блока задания коэффициентов, выходы которого связаны с соответствующими входами четвертого блока суммирования, выход которого подключен к первому входу пятого умножителя и второму входу шестого умножителя, выход пятого умножителя соединен с входом четвертого интегратора, выход которого связан с первым входом шестого умножителя, выход которого подключен ко входу третьего блока суммирования, выходы первого блока суммирования соединены с первым и вторым входами седьмого умножителя и вторым входом восьмого умножителя, выход седьмого умножителя подключен ко входу пятого интегратора, выход которого соединен с первым входом восьмого умножителя, выход которого подключен ко входу третьего блока суммирования, выходы первого сумматора подключены ко второму входу пятого умножителя.

Вводя в систему блок запаздывания нейтрального типа получают в системе новую динамику и новый закон управления.

На чертеже представлена блок-схема сигнально-адаптивной системы управления динамическими объектами с запаздыванием нейтрального типа.

Система содержит объект управления 1, первый блок запаздывания 2, второй блок запаздывания 3, первый блок задания коэффициентов 4, блок интеграторов 5, второй блок задания коэффициентов 6, первые умножители 7i(i=l,m, где m - количество выходов объекта), блоки вычисления модуля 8i, первые интеграторы 9i, вторые умножители 10i, первый блок суммирования 11, седьмой умножитель 12, четвертый интегратор 13, восьмой умножитель 14, второй блок суммирования 15, четвертый блок суммирования 16, пятый умножитель 17, третий интегратор 18, шестой умножитель 19, третий умножитель 20, второй интегратор 21, четвертый умножитель 22, дискриминатор знака 23, третий блок суммирования 24. Пунктиром обозначены добавленные в систему блоки (относительно прототипа).

Выходы объекта управления 1 связаны с соответствующими входами каждого первого умножителя 7i(i=l,m), входами каждого второго 10i умножителя и соответствующими входами первого блока 2 запаздывания и второго блока 3 запаздывания, выход каждого первого умножителя 7i связан с входом каждого блока вычисления модуля 8i(i=l,m), выходы которых подключены к входу каждого первого интегратора 9i(i=l,m), выход которого связан со вторым входом каждого второго умножителя 8i(i=l,m), выходы которых связаны с соответствующими входами первого блока суммирования 11, выход которого подключен ко вторым входам каждого первого 7i умножителя, ко второму входу третьего умножителя 20, к первому входу восьмого умножителя 14 и к первому и вторым входам седьмого умножителя 12, выходы блока запаздывания 2 соединены с соответствующими входами блока 3 задания коэффициентов, выходы которого связаны с соответствующими входами второго блока 15 суммирования, выход которого подключен к первому входу третьего умножителя 20, ко второму входу четвертого умножителя 22, к входу дискриминатора знака 23, второму входу пятого умножителя, выход третьего умножителя 20 соединен с входом третьего интегратора 21, выход которого связан с первым входом четвертого умножителя 22, выход которого подключен ко второму входу третьего блока 24 суммирования, третий вход которого связан с выходом дискриминатора знака, а выход подключен к входу объекта управления, выходы второго блока запаздывания соединены со входами блока интеграторов 5, выходы которого связаны со входами второго блока задания коэффициентов 6, выходы которого подключены к соответствующим входам четвертого блока суммирования 16, выход которого подключен к первому входу пятого умножителя 17 и второму входу шестого умножителя 19, выходы пятого умножителя соединены с третьим интегратором 18, выход которого соединен с первым входом шестого умножителя, выход которого соединен с третьим блоком суммирования, выход седьмого умножителя подключены ко входам четвертого интегратора 13, выход которого подключен к второму входу восьмого умножителя, выход которого подключен к четвертому входу третьего блока суммирования.

Система функционирует следующим образом.

Сигналы с выхода объекта 1 управления поступают на соответствующие входы блока запаздывания 2 и второго блока запаздывания 3. Сигнал с выхода сумматора 11 поступает на вторые входы каждого первого умножителя 7i(i=l,m). На первые входы каждого первого умножителя 7i(i=l,m) поступают соответствующие сигналы с выхода объекта управления 1. С выходов каждого первого 7i умножителя сигналы поступают на входы соответствующих блоков вычисления модуля 8i(i=l,m), где вычисляются их абсолютные значения. С выходов блоков вычисления модуля 8i сигналы поступают на входы соответствующих первых интеграторов 9i(i=l,m), где интегрируются. Сигналы с выходов каждого первого 9i(i=l,m) интегратора поступают на первые входы каждого второго умножителя 10i(i=l,m). На вторые входы вторых умножителей 10i поступают соответствующие сигналы с выходов объекта управления 1. С выходов каждого второго умножителя 10i сигналы поступают на входы первого сумматора 11, где складываются. Сигналы с выхода первого 8 сумматора поступают на второй вход третьего умножителя 20, на первый и второй входы седьмого умножителя 12, на второй вход пятого умножителя и на второй вход восьмого умножителя 14. Сигналы с выходов блока 2 запаздывания через время, равное времени запаздывания, поступают на соответствующие входы блока 3 задания коэффициентов. Сигналы с выхода блока 3 задания коэффициентов поступают на соответствующие входы второго блока 15 суммирования, где складываются. Сигнал с выхода второго блока 15 суммирования поступает на первый вход третьего умножителя 20, на второй вход четвертого умножителя 22, на вход дискриминатора 23 знака. В третьем умножителе 20 происходит умножение сигнала с выхода первого блока 11 суммирования на сигнал с выхода второго блока 15 суммирования. Сигнал с выхода третьего 20 умножителя поступает на вход второго интегратора 21, где интегрируется. Сигнал с выхода второго интегратора 21 поступает на первый вход четвертого умножителя 22, где происходит умножение сигнала с выхода второго интегратора 21 на сигнал с выхода второго блока 15 суммирования. Сигнал с выхода четвертого умножителя 22 поступает на второй вход третьего блока 24 суммирования. Сигналы с выходов второго блока запаздывания 3 через время, равное времени запаздывания, поступают на соответствующие входы блока 5 интеграторов, где интегрируются. Сигналы с выходов блока интеграторов 5 поступают на соответствующие входы второго блока задания коэффициентов 6. Сигналы с выхода блока 6 задания коэффициентов поступают на соответствующие входы четвертого блока суммирования 16. Выход с четвертого блока суммирования 16 поступает на вход пятого умножителя 17 и вход шестого умножителя 19, на пятом умножителе 17 умножаются сигналы со входа четвертого сумматора и первого сумматора 11. С выхода пятого умножителя сигнал поступает на вход четвертого интегратора 18, где интегрируются. Сигнал с выхода третьего интегратора 18 поступает на вход шестого умножителя, где перемножается с сигналом, выходящим с четвертого блока суммирования 16. Сигнал с выхода шестого умножителя поступает на вход третьего сумматора. На вход седьмого умножителя 12 поступают сигналы с первого блока суммирования 11, где перемножаются. Сигнал с выхода седьмого умножителя поступает на вход четвертого интегратора 13. Сигнал с выхода четвертого интегратора поступает на вход восьмого умножителя 14, где перемножается с сигналом с выхода первого сумматора 11. Сигнал с выхода восьмого умножителя 14 поступает на вход третьего сумматора. Сигнал с выхода дискриминатора 23 знака поступает на третий вход третьего блока 24 суммирования, где складывается с сигналами, поступающими на первый вход, на второй и четвертый вход третьего блока 24 суммирования. Сигнал с выхода третьего блока 24 суммирования, являющийся сигналом управления, поступает на вход объекта управления. Данное устройство может быть реализовано промышленным способом на основе стандартной элементной базы.

Технический результат изобретения выражается в расширении функциональных возможностей системы (добавляется возможность моделировать сигнально-адаптивные системы с запаздыванием нейтрального типа), что достигается путем добавления в сигнально-адаптивную систему управления алгоритмов настройки коэффициентов управления и блока нейтрального запаздывания, обозначенных на чертеже пунктиром.

Сигнально-адаптивная система управления динамическим объектом с запаздыванием нейтрального типа, содержащая объект управления, блок запаздывания, блок задания коэффициентов, первые умножители, блоки вычисления модуля, первые интеграторы, вторые умножители, первый блок суммирования, второй блок суммирования, третий умножитель, второй интегратор, четвертый умножитель, третий блок суммирования, дискриминатор знака, выходы объекта управления связаны с соответствующими входами каждого первого умножителя, входами каждого второго умножителя и соответствующими входами блока запаздывания, выход каждого первого умножителя связан с входом каждого блока вычисления модуля, выходы которых подключены к входу каждого первого интегратора, выход которого связан со вторым входом каждого второго умножителя, выходы которых связаны с соответствующими входами первого блока суммирования, выход которого подключен ко вторым входам каждого первого умножителя, ко второму входу третьего умножителя, выходы блока запаздывания соединены с соответствующими входами блока задания коэффициентов, выходы которого связаны с соответствующими входами второго блока суммирования, выход которого подключен к первому входу третьего умножителя и ко второму входу четвертого умножителя, выход третьего умножителя соединен с входом второго интегратора, выход которого связан с первым входом четвертого умножителя, выход которого подключен ко входу третьего блока суммирования, выход второго блока суммирования соединен со входом дискриминатора знака и входом третьего блока суммирования, выход дискриминатора знака подключен к входу третьего блока суммирования, выход третьего блока суммирования подключен к входу объекта управления, отличающаяся тем, что дополнительно содержит второй блок запаздывания, блок интеграторов, второй блок задания коэффициентов, четвертый блок суммирования, пятый умножитель, третий интегратор, шестой умножитель, седьмой умножитель, четвертый интегратор и восьмой умножитель, причем выходы объекта управления связаны с соответствующими входами второго блока запаздывания, выходы которого связаны со входами блока интеграторов, выходы которого соединены с соответствующими входами второго блока задания коэффициентов, выходы которого связаны с соответствующими входами четвертого блока суммирования, выход которого подключен к первому входу пятого умножителя и второму входу шестого умножителя, выход пятого умножителя соединен с входом четвертого интегратора, выход которого связан с первым входом шестого умножителя выход которого подключен ко входу третьего блока суммирования, выходы первого блока суммирования соединены с первым и вторым входами седьмого умножителя и вторым входом восьмого умножителя, выход седьмого умножителя подключен ко входу пятого интегратора, выход которого соединен с первым входом восьмого умножителя, выход которого подключен ко входу третьего блока суммирования, выходы первого сумматора подключены ко второму входу пятого умножителя.