Некогерентный формирователь огибающей псевдошумового фазоманипулированного сигнала

Изобретение относится к области радиотехники и может быть использовано в радиосистемах с кодовым разделением каналов (CDMA). Некогерентный формирователь огибающей псевдошумового фазоманипулированного сигнала позволяет для поиска сигналов (до вхождения приемного тракта в синхронизм по несущей) сформулировать огибающую входного сигнала и практически неограниченно увеличивать время когерентного накопления сигнала с ожидаемым кодом так, как будто его частота неизменна и абсолютно известна. Технический результат - повышение чувствительности в режиме поиска сигналов с ожидаемыми кодами. Некогерентный формирователь содержит некогерентный гетеродин (4), фазосдвигающую (90°) цепочку (2), первый и второй смесители частот (1, 3), первый и второй фильтры промежуточной частоты (5, 6), первый и второй бинарные квантователи (7, 9), первую логическую схему «Исключающее ИЛИ» (8), логические схемы «ИЛИ» (10), «И» (11), счетный триггер (12) и вторую логическую схему «Исключающее ИЛИ» (13). 2 ил.

 

Изобретение относится к области радиосистем с кодовым разделением каналов (CDMA).

Обычно поиск сигнала CDMA реализуют как двумерный, в связи с тем, что при поступлении на вход приемника смеси полезного сигнала с шумом априори неизвестны два параметра - задержка кода и частота. Частота на входе приемника отличается от номинала частоты передатчика на величину расхождения частот опорных генераторов передатчика и приемника. Эта величина в общем случае меняется во времени. Кроме того, во входном сигнале присутствует доплеровский сдвиг частоты, вызванный взаимным перемещением антенн передатчика и приемника. Доплеровский сдвиг частоты также зависит от времени. Поэтому для организации двумерного поиска обычно используют перебор частот с достаточно малым шагом, не нарушающим когерентности накопления энергии сигнала при поиске по задержке. Таким образом, процесс поиска сигнала включает перебор частот в диапазоне их возможного изменения и поиск по задержке на каждой из перебираемых частот.

Предлагаемое устройство основано на том, что некогерентно сформированные квадратурные проекции - опережающая (косинусная) и запаздывающая (синусная) входного действительного сигнала полностью сохраняют его фазовую манипуляцию, а частоты их строго равны. Если эти квадратурные проекции квантовать бинарно и подать на вход логической схемы «Исключающее ИЛИ», то на ее выходе получится удвоенная входная частота с полностью подавленной фазовой манипуляцией, это эквивалентно перемножению сигналов с одной и той же фазовой манипуляцией и одинаковыми частотами. Это обстоятельство было впервые использовано в устройстве «Некогерентный обнаружитель сигнала в шумах», на которые получены два патента (RU №2199762 от 2000.02.03 и RU №2187198 от 2000.09.11). Примем первый вариант из них в качестве прототипа.

Основной недостаток прототипа - он не позволяет произвести кодовое разделение каналов, а может лишь обнаружить наличие несущей во входном фазоманипулированном сигнале с шумами.

Основной задачей предлагаемого изобретения является устранение указанных недостатков прототипа, т.е. обеспечение возможности некогерентного формирования огибающей сигнала с кодовым разделением каналов для организации его одномерного поиска только по задержке входного кода относительно ожидаемого при неизвестной частоте входного сигнала.

Данная задача решается тем, что в устройство, включающее некогерентный гетеродин, фазосдвигающую (90°) цепочку, первый и второй смесители частот, первый и второй фильтры промежуточной частоты, первый и второй бинарные квантователи, первую логическую схему «Исключающее ИЛИ» дополнительно введены логические схемы «ИЛИ» и «И», счетный триггер и вторая логическая схема «Исключающее ИЛИ», причем выход второго бинарного квантователя соединен со вторым входом логический схемы «ИЛИ», а ее первый вход с выходом первой логической схемы «Исключающее ИЛИ», выход логической схемы «ИЛИ» является вторым входом логической схемы «И», первый вход которой соединен с выходом первой логической схемы «Исключающее ИЛИ», а выход является входом счетного триггера, выход которого соединен с первым входом второй логической схемы «Исключающее ИЛИ», первый вход которой соединен с выходом второго бинарного квантователя, а выход второй логической схемы «Исключающее ИЛИ» является выходом всего устройства.

Сущность изобретения поясняется чертежами (фиг.1 и 2).

Фиг.1 - блок-схема предполагаемого устройства некогерентного формирователя огибающей псевдошумового фазоманипулированного сигнала приведена.

Фиг.2 - эпюры логических уровней в характерных точках предлагаемой схемы (для сигналов без шумов).

Некогерентный формирователь огибающей псевдошумового фазоманипулированного сигнала содержит следующие блоки:

1, 3 - первый и второй смесители частот;

2 - фазосдвигающая (90°) цепочка;

4 - некогерентный гетеродин;

5, 6 - первый и второй фильтры промежуточной частоты;

7, 9 - первый и второй бинарные квантователи;

8, 13 - первая и вторая логические схемы «Исключающее ИЛИ»;

10 - логическая схема «ИЛИ»;

11 - логическая схема «И»;

12 - счетный триггер.

Согласно изобретению, некогерентный формирователь огибающей псевдошумового фазоманипулированного сигнала содержит некогерентный гетеродин (4), фазосдвигающую (90°) цепочку (2), первый и второй смесители частот (1, 3), первый и второй фильтры промежуточной частоты (ФПЧ) (5, 6), первый и второй бинарные квантователи (7, 9), первую логическую схему «Исключающее ИЛИ» (8). Первые входы упомянутых смесителей частот (1, 3) соединены с входом сигнала, второй вход первого смесителя частот (1) соединен с выходом некогерентного гетеродина (4) через фазосдвигающую (90°) цепочку (2), второй вход второго смесителя частот (3) соединен с выходом некогерентного гетеродина (4) непосредственно, выходы первого и второго смесителей частот (1, 3) соединены с входами первого и второго фильтров промежуточной частоты (5, 6) соответственно, а их выходы с входами первого и второго бинарных квантователей (7, 9), соответственно, выходы которых соединены с первым и вторым входами первой логической схемы «Исключающее ИЛИ» (8), а также логические схемы «ИЛИ» (10), «И» (11), счетный триггер (12) и вторая логическая схема «Исключающее ИЛИ» (13), причем выход второго бинарного квантователя (9) соединен со вторым входом логический схемы «ИЛИ» (10), а ее первый вход с выходом первой логической схемы «Исключающее ИЛИ» (8), выход логической схемы «ИЛИ» (10) является вторым входом логической схемы «И» (11), первый вход которой соединен с выходом первой логической схемы «Исключающее ИЛИ» (8), а выход является входом счетного триггера (12), выход которого соединен с первым входом второй логической схемы «Исключающее ИЛИ» (13), первый вход которой соединен с выходом второго бинарного квантователя (9), а выход второй логической схемы «Исключающее ИЛИ» является выходом всего устройства.

Устройство работает следующим образом. Входной сигнал (в смеси с шумом) поступает на первые (сигнальные) входы двух одинаковых первого и второго смесителей частот (1, 3). На второй (гетеродинный) вход смесителя 3 непосредственно подается сигнал от некогерентного гетеродина 4, а на второй (гетеродинный) вход смесителя 1 через фазосдвигающую на 90° цепочку 2. С выходов этих смесителей частот необходимая промежуточная частота выделяется блоками ФПЧ (5, 6) в каждом из квадратурных каналов (при необходимости в них же осуществляется усиление промежуточных частот). С выходов ФПЧ (5, 6) сигналы квадратур поступают на одинаковые первый и второй бинарные квантователи (7, 9), в качестве которых обычно используют компараторы входного напряжения с нулевым уровнем общего провода схемы. Бинарно квантованные квадратуры поступают на входы первой логической схемы «Исключающее ИЛИ» (8). С выхода этой схемы сигнал поступает на первый вход второй логической схемы «ИЛИ» (10), а на второй ее вход поступает бинарно квантованная квадратура от второго блока квантователя (9). С выхода схемы «ИЛИ» (10) сигнал поступает на первый вход схемы «И», а на второй ее вход - сигнал с выхода 1-ой схемы «Исключающее ИЛИ», с выхода схемы «И» сигнал поступает на счетный вход счетного триггера (12). Схемы (10, 11) синхронизируют работу счетного триггера (12) с одной из бинарно квантованных квадратур (с выхода блока 9), именно с той, по которой вторая логическая схема «Исключающее ИЛИ» (13) формирует огибающую. Эпюры логических уровней в характерных точках предлагаемой схемы (для сигналов без шумов), поясняющие работу предлагаемого устройства, приведены на фиг.2.

Данный некогерентный формирователь огибающей псевдошумового фазоманипулированного сигнала можно реализовать в совмещенных приемниках спутниковой навигации с кодовым и частотным разделением каналов.

Источники информации

1. Ю.С.Дубинко. «Некогерентный обнаружитель сигналов», RU №2199762 от 2000.02.03.

2. Дубинко Ю.С., Батищев С.Н. «Некогерентный обнаружитель радиосигналов в шумах», RU №2187198 от 2000.09.11.

Некогерентный формирователь огибающей псевдошумового фазоманипулированного сигнала, включающий некогерентный гетеродин (4), фазосдвигающую (90°) цепочку (2), первый и второй смесители частот (1, 3), первый и второй фильтры промежуточной частоты (5, 6), первый и второй бинарные квантователи (7, 9), первую логическую схему «Исключающее ИЛИ» (8), первые входы упомянутых смесителей частот (1, 3) соединены с входом сигнала, второй вход первого смесителя частот (1) соединен с выходом некогерентного гетеродина (4) через фазосдвигающую (90°) цепочку (2), второй вход второго смесителя частот (3) соединен с выходом некогерентного гетеродина (4) непосредственно, выходы первого и второго смесителей частот (1, 3) соединены с входами первого и второго фильтров промежуточной частоты (5, 6) соответственно, а их выходы - с входами первого и второго бинарных квантователей (7, 9) соответственно, выходы которых соединены с первым и вторым входами первой логической схемы «Исключающее ИЛИ» (8), отличающийся тем, что в него дополнительно введены логические схемы «ИЛИ» (10), «И» (11), счетный триггер (12) и вторая логическая схема «Исключающее ИЛИ» (13), причем выход второго бинарного квантователя (9) соединен со вторым входом логический схемы «ИЛИ» (10), а ее первый вход - с выходом первой логической схемы «Исключающее ИЛИ» (8), выход логической схемы «ИЛИ» (10) является вторым входом логической схемы «И» (11), первый вход которой соединен с выходом первой логической схемы «Исключающее ИЛИ» (8), а выход является входом счетного триггера (12), выход которого соединен с первым входом второй логической схемы «Исключающее ИЛИ» (13), первый вход которой соединен с выходом второго бинарного квантователя (9), а выход второй логической схемы «Исключающее ИЛИ» является выходом всего устройства.