Дифференциальный усилитель с симметричным выходом

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях и компараторах). Технический результат: повышение коэффициента усиления по напряжению K_у. Дифференциальный усилитель содержит входной дифференциальный каскад (ДК) (1) с первым (2) и вторым (3) выходами, связанными с соответствующими коллекторами первого (4) и второго (5) выходных транзисторов (Т), первый (6) и второй (7) p-n переходы, первые выводы которых подключены к объединенным базам первого (4) и второго (5) выходных Т, второй вывод первого (6) p-n перехода связан с первым выходом (2) входного ДК (1), второй вывод второго (7) р-п перехода подключен ко второму (3) выходу входного ДК (1), первый источник питания (ИП) (8), связанный с эмиттерами первого (4) и второго (5) выходных Т, второй ИП (9), связанный с эмиттерной цепью входного ДК (1). В схему введены первый (10) и второй (11) дополнительные Т, эмиттеры которых подключены к объединенным базам первого (4) и второго (5) выходных Т, база первого (10) дополнительного Т соединена с первым (2) выходом входного ДК (1), а его коллектор подключен ко второму (3) выходу входного ДК (1), база второго (11) дополнительного Т связана со вторым (3) выходом входного ДК (1), а его коллектор подключен к первому (2) выходу входного ДК (1). 7 ил.

 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях и компараторах).

Известны схемы дифференциальных усилителей (ДУ) с симметричным выходом, в которых для фиксации уровня выходного синфазного напряжения применяется отрицательная обратная связь по синфазному сигналу, выполненная как на пассивных [1-6], так и в виде активных элементов [7-23].

Наиболее близкой по технической сущности к заявляемому ОУ является схема ДУ па патенту США №3.694.762.

Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет невысокий коэффициент усиления по напряжению (K_у).

Основная задача предлагаемого изобретения состоит в повышении коэффициента усиления по напряжению K_у.

Поставленная задача решается тем, что в дифференциальном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 выходами, связанными с соответствующими коллекторами первого 4 и второго 5 выходных транзисторов, первый 6 и второй 7 р-n переходы, первые выводы которых подключены к объединенным базам первого 4 и второго 5 выходных транзисторов, второй вывод первого 6 р-n перехода связан с первым выходом 2 входного дифференциального каскада 1, второй вывод второго 7 р-n перехода подключен ко второму 3 выходу входного дифференциального каскада 1, первый источник питания 8, связанный с эмиттерами первого 4 и второго 5 выходных транзисторов, второй источник питания 9, связанный с эмиттерной цепью входного дифференциального каскада 1, предусмотрены новые элементы и связи - в схему введены первый 10 и второй 11 дополнительные транзисторы, эмиттеры которых подключены к объединенным базам первого 4 и второго 5 выходных транзисторов, база первого 10 дополнительного транзистора соединена с первым 2 выходом входного дифференциального каскада 1, а его коллектор подключен ко второму 3 выходу входного дифференциального каскада 1, база второго 11 дополнительного транзистора связана со вторым 3 выходом входного дифференциального каскада 1, а его коллектор подключен к первому 2 выходу входного дифференциального каскада 1.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.

На фиг.3 показана схема ДУ-прототипа в среде компьютерного моделирования Cadence на моделях интегральных транзисторов HJW ФГУП НПП «Пульсар».

На фиг.4 показана схема заявляемого устройства фиг.2 в среде компьютерного моделирования Cadence на моделях интегральных транзисторов HJW ФГУП НПП «Пульсар».

На фиг.5 приведены амплитудно-частотные характеристики сравниваемых схем фиг.3 и 4, которые показывают, что заявляемый ДУ имеет более чем на порядок лучший коэффициент усиления по напряжению. Причем данный положительный эффект достигается без увеличения тока потребления и ухудшения диапазона изменения выходных сигналов ДУ.

На фиг.6 приведены зависимости выходного напряжения сравниваемых схем фиг.3 и 4 от входного напряжения (амплитудные характеристики), которые показывают, что выходное неискаженное напряжение ДУ-прототипа U_max≈85 мВ, а заявляемого ДУ U_max≈610 мВ, т.е. на порядок больше.

Графики фиг.7 иллюстрируют временные диаграммы выходного напряжения ДУ-прототипа фиг.3 (левая часть чертежа) и заявляемой схемы фиг.4 (правая часть чертежа) при разных уровнях входного сигнала. Из рассмотрения этих чертежей следует, что в известном устройстве заметные нелинейные искажения возникают при выходном напряжении более чем ±50 мВ, а в заявляемом устройстве заметные нелинейные искажения начинают проявляться при выходных напряжениях более 600 мВ.

Дифференциальный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 выходами, связанными с соответствующими коллекторами первого 4 и второго 5 выходных транзисторов, первый 6 и второй 7 р-n переходы, первые выводы которых подключены к объединенным базам первого 4 и второго 5 выходных транзисторов, второй вывод первого 6 p-n перехода связан с первым выходом 2 входного дифференциального каскада 1, второй вывод второго 7 p-n перехода подключен ко второму 3 выходу входного дифференциального каскада 1, первый источник питания 8, связанный с эмиттерами первого 4 и второго 5 выходных транзисторов, второй источник питания 9, связанный с эмиттерной цепью входного дифференциального каскада 1. В схему введены первый 10 и второй 11 дополнительные транзисторы, эмиттеры которых подключены к объединенным базам первого 4 и второго 5 выходных транзисторов, база первого 10 дополнительного транзистора соединена с первым 2 выходом входного дифференциального каскада 1, а его коллектор подключен ко второму 3 выходу входного дифференциального каскада 1, база второго 11 дополнительного транзистора связана со вторым 3 выходом входного дифференциального каскада 1, а его коллектор подключен к первому 2 выходу входного дифференциального каскада 1.

В частном случае входной дифференциальный каскад 1 ДУ фиг.2 содержит входные транзисторы 12, 13 и источник опорного тока 14.

Рассмотрим работу ДУ фиг.2.

В статическом режиме при токе двухполюсника 14, равном I₁₄=2I₀,

токи коллекторов (I_к.n), эмиттеров (I_э.n) и базы (I_б.n) транзисторов схемы устанавливаются на следующих уровнях:

где β_n - статический коэффициент усиления по току базы транзисторов 6 и 7;

I₆=I₇ - статический ток через p-n переходы 6 и 7.

Поэтому дифференциальные сопротивления p-n переходов 6 и 7

где φ_т=26 мВ - температурный потенциал.

В ДУ-прототипе сопротивления r_э6 и r_э7 определяют коэффициент усиления по напряжению

В заявляемом ДУ фиг.2

где - коэффициент неидентичности приращений токов p-n переходов 6, 7 и транзисторов 10 и 11.

В практических схемах ξ_i=0,9÷0,99. То есть коэффициент усиления по напряжению К_у.з предлагаемого ДУ, как минимум, на порядок выше, чем в известной схеме. Данные теоретические выводы подтверждаются результатами моделирования фиг.5.

Кроме этого заявляемый ДУ имеет более широкий диапазон изменения выходного напряжения (U_max=610 мВ), в пределах которого амплитудная характеристика ДУ линейна (фиг.6).

Замечательная особенность схемы - возможность работы при малых напряжениях питания (Е_п = ±1,8 В÷2,0 В).

Таким образом, заявляемое устройство имеет существенные преимущества в сравнении с прототипом.

Источники информации

1. Патент США №6.175.226, fig. 3.

2. Патентная заявка США №2006/0082415.

3. Патентная заявка США №2008/0061880.

4. Патентная заявка США №2008/0231362, fig.2.

5. Патент США №5.376.897.

6. Патентная заявка США №2008/0030273, fig.3.

7. Патент США №3.895.307.

8. Патент США №3.946.325.

9. Патент Японии JP 55003217.

10. Патент ЕР 2127064.

11. Патентная заявка KR 2008/0005148.

12. Патентная заявка США №2009/302948, fig.6.

13. Патентная заявка США №2008/0246543, fig.1.

14. Патент США №4.271.394.

15. Патент США №4.336.502, fig.2.

16. Патент США №4.050.030.

17. Патентная заявка США №2006/0267685, fig.1.

18. Патентная заявка США №2005/0184805.

19. Патентная заявка США №2009/0267693, fig.13.

20. Патентная заявка США №2005/0168285.

21. Патент США №7.330.075.

22. Патентная заявка США №2006/0027753.

23. Патент США №5.119.041, fig.2.

Дифференциальный усилитель с симметричным выходом, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) выходами, связанными с соответствующими коллекторами первого (4) и второго (5) выходных транзисторов, первый (6) и второй (7) p-n переходы, первые выводы которых подключены к объединенным базам первого (4) и второго (5) выходных транзисторов, второй вывод первого (6) p-n перехода связан с первым выходом (2) входного дифференциального каскада (1), второй вывод второго (7) p-n перехода подключен ко второму (3) выходу входного дифференциального каскада (1), первый источник питания (8), связанный с эмиттерами первого (4) и второго (5) выходных транзисторов, второй источник питания (9), связанный с эмиттерной цепью входного дифференциального каскада (1), отличающийся тем, что в схему введены первый (10) и второй (11) дополнительные транзисторы, эмиттеры которых подключены к объединенным базам первого (4) и второго (5) выходных транзисторов, база первого (10) дополнительного транзистора соединена с первым (2) выходом входного дифференциального каскада (1), а его коллектор подключен ко второму (3) выходу входного дифференциального каскада (1), база второго (11) дополнительного транзистора связана со вторым (3) выходом входного дифференциального каскада (1), а его коллектор подключен к первому (2) выходу входного дифференциального каскада (1).