Устройство для определения значений эксплуатационных характеристик изделия
Владельцы патента RU 2476935:
Учреждение Российской академии наук Санкт-Петербургский институт информатики и автоматизации РАН (СПИИРАН) (RU)
Изобретение относится к вычислительной технике, в частности к устройствам контроля, и может использоваться в научных исследованиях и практике эксплуатации для определения оптимальных сроков технического обслуживания изделий и соответствующих значений коэффициента готовности и времени безотказной работы изделия. Техническим результатом является повышение точности за счет учета изменения интенсивности отказов при изменении режима функционирования изделий. Устройство содержит блок памяти, пять вентилей, мультивибратор, два триггера, два накапливающих сумматора, схему ИЛИ, три элемента задержки, два блока нелинейности, два вычитателя, два блока умножения, компаратор, два интегратора, два сумматора, блок деления и три элемента памяти. 1 з.п. ф-лы, 3 ил.
Изобретение относится к вычислительной технике, в частности к устройствам контроля. Оно может использоваться в научных исследованиях и практике эксплуатации для определения оптимальных сроков технического обслуживания изделий и соответствующих значений показателей надежности.
Существуют устройства [3, 4, 5, 6], позволяющие определять оптимальные периоды технического обслуживания изделий. Область их применения ограничена изделиями, постоянно функционирующими в рабочем режиме. Использование этих устройств применительно к изделиям с переменным режимом работы не обеспечивает необходимой точности определения значений искомых величин.
Наиболее близким по технической сущности к заявляемому изобретению является устройство [7], содержащее сумматоры, блок перемножения, блок нелинейности, элементы памяти, интегратор, таймеры, блок деления, элементы задержки, триггеры, элемент ИЛИ, компараторы и ключи. Этому устройству свойственны те же недостатки, что и аналогам [3, 4, 5, 6].
Каждое изделие непрерывно расходует свой надежностный потенциал, причем скорость расходования зависит от режима его использования [1]. Изменение режима проявляется в изменении интенсивности отказов. Это необходимо учитывать при определении оптимальных сроков технического обслуживания изделий.
Целью заявляемого технического решения является повышение точности и расширение области применения устройства. Цель достигается путем реализации математической модели, позволяющей учитывать различие значений интенсивности отказов соответственно изменению режима функционирования изделия.
Процесс применения значительного числа различных типов изделий имеет циклический характер. Каждый цикл может включать работу изделия в номинальном режиме, в облегченном режиме, а также режим отдыха. Диаграмма процесса применения изделия представлена на рис.1, где τ - длительность цикла применения (например, одни сутки);
t1 - длительность применения изделия в номинальном режиме с коэффициентом нагрузки КН равным единице. При этом интенсивность отказов имеет значение λ1.
На интервале t2=τ-t1 различные изделия в зависимости от технологии их применения и реальной нагрузки могут находиться в одном из следующих режимов:
а) облегченный режим в связи с уменьшением нагрузки (например, средства энергосистем непрерывного использования);
б) отдых после применения (например, технические средства предприятий, работающих в одну или две смены; средства радио и телевизионных студий; бортовая аппаратура транспортных средств и многое другое). В связи с этим на интервале времени t2 интенсивность отказов λ2 будет иметь разные значения λ2=λ1КН соответственно изменению коэффициента нагрузки КН. Отметим, что согласно [2] в случае облегченного режима работы изделия КН<1, а в режиме отдыха согласно [1], 0<KH<<1 (это подтверждено в ряде более поздних публикаций отечественных авторов).
Для поддержания изделия в работоспособном состоянии периодически осуществляется его техническое обслуживание и затрачивается время τОБС. При этом выполняется углубленный контроль технического состояния, проведение регламентных работ и восстановление работоспособности изделия в случае обнаружения отказа. Длительность периода обслуживания Т включает в себя множество циклов применения длительностью τ каждый, то есть
где 
, 
Продолжительность цикла обслуживания составляет
Для реальных изделий характерно, что T>>τОБС, а значение коэффициента нагрузки на интервале τОБС существенно меньше единицы. В
связи с этим расходом ресурса надежности во время обслуживания изделий можно пренебречь.
Вероятность безотказной работы изделия на интервале времени T выражается так:
Для многих изделий справедливо утверждение, что в них преобладают внезапные отказы и применим экспоненциальный закон распределения времени возникновения отказов. Поэтому имеют место следующие соотношения:
Время работоспособного состояния изделия на интервале времени T определяется по формуле:
Важной количественной характеристикой качества изделия является коэффициент готовности. Его значение выражается так:
Организация эксплуатации предусматривает определение таких сроков технического обслуживания, которые обеспечивают требуемое качество функционирования изделий, выраженное заданным значением 
коэффициента готовности. В связи с этим задачу определения оптимального периода технического обслуживания изделия запишем в следующем виде:
Предложенная математическая модель может быть реализована аппаратурно с помощью устройства, схема которого показана на рис.2.
Устройство содержит блок памяти 1; первый 2, второй 3, третий 28, четвертый 29 и пятый 30 вентили; мультивибратор 4, работающий в ждущем режиме; первый 5 и второй 17 триггеры; первый 6 и второй 7 накапливающие сумматоры; схему ИЛИ 8; первый 9, второй 23 и третий 26 элементы задержки; первый 10 и второй 12 блоки нелинейностей; первый 11 и второй 16 вычитатели; первый 13 и второй 15 блоки умножения; компаратор 14; первый 18 и второй 20 интеграторы; первый 19 и второй 21 сумматоры; блок деления 22; первый 24, второй 25 и третий 27 элементы памяти.
Отметим следующее:
а) один из накапливающих сумматоров заявляемого устройства как элемент схемы рассматривается эквивалентом одного из сумматоров прототипа;
б) вентили 2, 3, 28, 29, 30 - эквиваленты соответствующих ключей прототипа;
в) вычитатели заявляемого устройства соответствуют сумматорам прототипа;
г) три элемента памяти прототипа, не использованные в заявляемом устройстве, ни отдельно, ни в совокупности не рассматриваются в качестве эквивалента блока памяти 1, т.к. не позволяют реализовать его возможности.
Все отмеченное учтено в тексте формулы изобретения.
На рис.3 показана схема накапливающего сумматора, соответствующая сумматорам 6 и 7 устройства. Каждый из них содержит сумматор 31, первый 32 и второй 33 элементы памяти и элемент НЕ 34. Процесс накопления и выдачи результатов происходит по управляющим сигналам мультивибратора 4 устройства, поступающим на второй вход накапливающего сумматора.
Работа накапливающего сумматора состоит в следующем. В исходном состоянии при отсутствии управляющего сигнала от мультивибратора 4 первый элемент памяти 32 закрыт, а второй элемент памяти 33 открыт выходным сигналом элемента НЕ 34. При поступлении на второй вход накапливающего сумматора управляющего сигнала от мультивибратора 4 выход второго элемента памяти 33 закрывается, первый элемент памяти 32 открывается, а на первый вход сумматора 31 поступает заданное значение соответствующего временного параметра. При этом выходной сигнал первого элемента 32 памяти передается во второй элемент 33 памяти и на второй вход сумматора 31. В сумматоре 31 складываются значения его входных величин, результат сложения передается в первый элемент 32 памяти. Длительность выходного импульса мультивибратора 4 устройства обеспечивает однократное обновление содержания первого 32 и второго 33 элементов памяти. По заднему фронту выходного сигнала мультивибратора 4 устройства закрывается выход первого элемента 32 памяти (запоминается обновленное значение его входного сигнала) и открывается выход второго элемента 33 памяти, являющегося выходом накапливающего сумматора. При поступлении каждого очередного управляющего сигнала от мультивибратора 4 значение выходного сигнала накапливающего сумматора увеличивается на величину его входного сигнала. Элемент НЕ 34 служит для того, чтобы элементы 32 и 33 памяти работали в противофазе.
Процесс определения оптимального решения имеет итерационный характер. Последовательно в каждом i-том цикле работы устройства происходит увеличение значений параметров Т, Т1, T2 согласно (1) и (2). Соответственно этому изменяются значения величин Р(Т), Тф(Т), КГ(Т).
Перед началом работы устройства исходные данные λ1, t1, λ2, τОБС, τ, 
вводятся в блок памяти 1 через его информационные входы с 1 по 6 соответственно, являющиеся входами устройства. По сигналу «Пуск», поступающему с седьмого входа устройства, первый триггер 5 устанавливается в единичное состояние, а второй триггер 17 - в нулевое состояние, закрывая выходные вентили 28, 29, 30. Кроме того, сигнал «Пуск», пройдя через схему ИЛИ 8, поступает на управляющий вход мультивибратора 4. Единичный потенциал первого триггера 5 передается на седьмой вход блока памяти 1, обеспечивая поступление на его выходы (считывание) исходных данных. По выходному (одиночному) сигналу мультивибратора 4 открываются первый 2 и второй 3 вентили. Это обеспечивает однократное поступление значения параметра t1 со второго выхода блока памяти 1 в первый накапливающий сумматор 6, а значения параметра τ с пятого выхода блока памяти 1 во второй накапливающий сумматор 7. Одиночный сигнал мультивибратора 4 поступает также на управляющие входы первого 6 и второго 7 накапливающих сумматоров и обеспечивает реализацию ими процесса накопления и передачи результирующих данных в сопряженные с ними элементы схемы устройства. Выходной сигнал первого накапливающего сумматора 6 передается на вторые входы первого блока нелинейности 10, первого интегратора 18 и первого вычитателя 11. Выходной сигнал второго накапливающего сумматора 7 передается на вход первого элемента задержки 9 и на первый вход первого вычитателя 11. В вычитателе 11 реализуется разность τ-t1=t2 и передается на вторые входы второго блока нелинейности 12 и второго интегратора 20. С первого выхода блока памяти 1 на первый вход первого блока нелинейности 10 передается значение интенсивности отказов λ1, а с третьего выхода блока памяти 1 на первый вход второго блока нелинейности 12 - значение интенсивности отказов λ2. В первом блоке нелинейности 10 формируется в соответствии с (5) сигнал Р1(t1) и передается на первые входы второго блока умножения 15 и первого интегратора 18. Во втором блоке нелинейности 12 в соответствии с (6) формируется сигнал Р2(t2) и передается на первый вход второго интегратора 20 и на второй вход второго блока умножения 15. В первом интеграторе 18 вычисляется время работоспособного состояния изделия 
, а во втором интеграторе 20 - время работоспособного состояния 
. Выходные сигналы интеграторов 18 и 20 передаются соответственно на первый и второй входы первого сумматора 19. Суммарное значение tΦ(τ), полученное в соответствии с (7), с выхода первого сумматора 19 передается на вход третьего элемента задержки 26, а также на вторые входы второго сумматора 21 и блока деления 22. В то же время с четвертого выхода блока памяти 1 на первые входы первого блока умножения 13 и второго вычитателя 16 поступает значение величины τОБС. Во втором блоке умножения 15 формируется согласно (4) значение величины Р(τ) и передается на второй вход первого блока умножения 13. В блоке 13 реализуется произведение τОБСР(τ) и передается на второй вход второго вычитателя 16. В вычитателе 16 формируется разностный сигнал τОБС-τОБСР(τ)=τОБС[1-P(τ)] и передается на первый вход второго сумматора 21. В сумматоре 21 происходит сложение значений его входных величин τф и τОБС[1-Р(τ)]. Выходной сигнал сумматора 21 передается в блок деления 22, где формируется значение коэффициента готовности в соответствии с (8). При этом в первом цикле работы (i=1) устройства Т=τ, ТΦ=tΦ(τ), а в каждом последующем цикле значения величин Т и TΦ, будут увеличиваться согласно (2), (1) и (7) соответственно. Выходной сигнал блока деления 22 КГ(τ) передается во второй элемент задержки 23 и на второй вход компаратора 14, на первый вход которого с шестого выхода блока памяти 1 поступает заданное значение коэффициента 
готовности. В компараторе 14 происходит сравнение вычисленного и заданного значений коэффициента готовности. На начальном этапе поиска решения поставленной задачи вычисленное значение КГ(τ) будет больше заданного (в противном случае значения входных величин заданы некорректно). В связи с этим управляющий сигнал появится на первом выходе компаратора 14 и далее через схему ИЛИ 8 поступит на вход мультивибратора 4, в результате чего вновь произойдет генерация одиночного импульса. По выходному одиночному сигналу мультивибратора 14 откроются первый 2 и второй 3 вентили. Продолжительность их открытого состояния соответствуют длительности выходного сигнала мультивибратора 14. За это время значение первого накапливающего сумматора 6 увеличится на величину (t1), а значение второго накапливающего сумматора 7 - на величину τ в соответствии с (2). Далее произойдет вычисление значения коэффициента готовности и его сравнение с заданным значением так же, как в первом цикле работы устройства. Таких циклов может быть множество 
. После каждого i-го цикла вычисления 
в первый 24, второй 25 и третий 27 элементы памяти поступают вычисленные значения соответственно 
, Ti-1, 
, обновляя ранее поступившие значения. Задержку на один цикл вычислений обеспечивают элементы задержки 23, 9 и 26 соответственно. Как только при сравнении в компараторе 14 окажется, что 
, управляющий сигнал появится на втором выходе компаратора 14 и поступит на второй вход второго триггера 17. При этом триггер 17 переключится в единичное состояние, его выходной сигнал поступит на управляющие входы первого 24, второго 25 и третьего 27 элементов памяти, а также третьего 28, четвертого 29 и пятого 30 вентилей, обеспечивая поступление на выходы устройства расчетных значений характеристик изделия. В результате на первом выходе устройства будет значение времени 
, на втором входе - 
, на третьем выходе - Ti-1, соответствующее условию 
. На этом работа устройства заканчивается.
Положительный эффект, который дает предлагаемое техническое решение, состоит в определении оптимальной периодичности технического обслуживания изделия с учетом изменений интенсивности его отказов при изменении режима использования, а также в получении соответствующих значений времени безотказной работы и коэффициента готовности изделия.
При разработке схемы устройства использованы функциональные элементы, описанные в [8].
Источники информации
1. Седякин Н.М. Об одном физическом принципе теории надежности. Известия АН СССР, ОТН, Техническая кибернетика, 1966, №3.
2. Половко A.M. Основы теории надежности. - М.: Наука, 1964.
3. Воробьев Г.Н., Гришин В.Д., Доможиров В.Т., Тимофеев А.Н. A.C. SU №1767510. МПК G07C 5/08, 1992.
4. Гришин В.Д., Павлов А.Н., Михайлов Е.П. Патент RU №2343544. МПК G07C 3/08, 2009.
5. Гришин В.Д., Кудряшов А.Н., Тимошенко Д.В. Патент RU №2347272. МПК G07C 3/08, 2009.
6. Гришин В.Д., Мышинский Д.А., Таганов И.Ю. Патент RU №2361277. МПК G07C 3/08, 2009.
7. Гришин В.Д., Шульгин А.Е., Петров А.А. Патент RU №2361276. МПК G07C 3/08, 2009.
8. Тетельбаум И.М., Шрейдер Ю.Р. 400 схем для АВМ. - М.: Энергия, 1978.
1. Устройство для определения значений эксплуатационных характеристик изделия, содержащее первый и второй вентили, первый триггер, схему ИЛИ, первый вход которой является седьмым входом устройства, первый и второй вычитатели, первый блок нелинейности, выход которого соединен с первыми входами первого интегратора и второго блока умножения, первый сумматор, выход которого связан непосредственно со вторым входом блока деления, а через третий элемент задержки - с информационным входом третьего элемента памяти, выход которого подключен на информационный вход третьего вентиля, выход которого является первым выходом устройства, вторым выходом которого является выход четвертого вентиля, информационный вход которого соединен с выходом первого элемента памяти, информационный вход которого через второй элемент задержки связан со вторым входом компаратора и с выходом блока деления, первый вход которого подключен к выходу второго сумматора, второй накапливающий сумматор, выход которого через первый элемент задержки соединен с информационным входом второго элемента памяти, выход которого подключен к информационному входу пятого вентиля, выход которого является третьим выходом устройства, а управляющий вход второго вентиля вместе с управляющими входами первого, второго и третьего элементов памяти, третьего и четвертого вентилей подключен к выходу второго триггера, второй вход которого соединен со вторым выходом компаратора, отличающееся тем, что в него введены блок памяти, первый накапливающий сумматор, мультивибратор, работающий в ждущем режиме, второй блок нелинейности, первый блок умножения и второй интегратор, причем входы устройства с первого по шестой являются соответствующими входами блока памяти, первый выход которого соединен с первым входом первого блока нелинейности, второй вход которого связан с выходом первого накапливающего сумматора и со вторыми входами первого вычитателя и первого интегратора, выход которого соединен с первым входом первого сумматора, выход которого подключен ко второму входу второго сумматора, а второй вход подключен к выходу второго интегратора, второй вход которого вместе со вторым входом второго блока нелинейности связан с выходом первого вычитателя, а первый вход соединен с выходом второго блока нелинейности и со вторым входом второго блока умножения, выход которого подключен ко второму входу первого блока умножения, выход которого соединен со вторым входом второго вычитателя, выход которого связан с первым входом второго сумматора, а первый вход вместе с первым входом первого блока умножения подключен к четвертому выходу блока памяти, третий выход которого соединен с первым входом второго блока нелинейности, а второй выход - с информационным входом первого вентиля, выход которого подключен к первому входу первого накапливающего сумматора, второй вход которого вместе с управляющими входами первого и второго вентилей соединен с выходом мультивибратора и со вторым входом второго накапливающего сумматора, выход которого соединен с первым входом первого вычитателя, а первый вход подключен к выходу второго вентиля, информационный вход которого соединен с пятым выходом блока памяти, седьмой вход которого связан с выходом первого триггера, второй вход которого соединен со вторым выходом компаратора, первый вход которого подключен к шестому выходу блока памяти, а первый выход соединен со вторым входом схемы ИЛИ, выход которой связан с входом мультивибратора, а первый вход соединен с первыми входами первого и второго триггеров.
2. Устройство по п.1, отличающееся тем, что накапливающий сумматор содержит сумматор, первый вход которого является информационным входом накапливающего сумматора, а выход соединен с информационным входом первого элемента памяти, управляющий вход которого является управляющим входом накапливающего сумматора и через элемент НЕ соединен с управляющим входом второго элемента памяти, информационный вход которого соединен со вторым входом сумматора и с выходом первого элемента памяти, а выход является выходом накапливающего сумматора.
