Генератор сигналов, изменяющихся по булевым функциям

Авторы патента:

Пушкин Сергей Васильевич (RU)

Ушаков Андрей Павлович (RU)

Тварадзе Сергей Викторович (RU)

G06F7/38 - способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

Владельцы патента RU 2505849:

Российская Федерация в лице Министерства промышленности и торговли РФ (RU)

Изобретение относится к вычислительной технике и может быть использовано при обработке гидроакустических сигналов в системах передачи информации. Технический результат заключается в обеспечении возможности функционирования в реальном масштабе времени. Генератор сигналов содержит log₂N ступеней единичного преобразования, где N - число разрядов преобразуемой последовательности, каждая из ступеней содержит регистр сдвига, элементы группы совпадения «И», выходы элементов группы совпадения «И» каждой ступени соединены с входами регистра сдвига последующей ступени, и блок управления, выходы которого соединены со вторыми входами элементов группы совпадения «И» всех ступеней единичного преобразования, в каждой ступени единичного преобразования введен элемент «исключающее ИЛИ», первый вход которого подключен к входу регистра сдвига этой же ступени, а второй вход - к выходу регистра сдвига этой же ступени, при этом выходы элементов «исключающее ИЛИ» соединены с первыми входами элементов группы совпадения «И» той же ступени единичного преобразования. 2 ил.

Изобретение относится к вычислительной технике и предназначено для использования в системах обработки сигнала при построении систем целеуказания и самонаведения на подводных объектах. Известные генераторы булевых функций, предназначенные для обработки сигналов, см., например, «схемы мажоритарной логики общего назначения» Патент США №3296424, 1967 г. бюллетень изобретений January №1, кл. США 235-152, логический вычислитель G06F 7/57 2324219 от 12.12.2006.

А.С. 1084782, 1990 г., G06F 7/00 устройство для вычисления систем булевых функций.

А.С. СССР №1032451, 1980 г., устройство для вычисления симметричных булевых функций, а также генераторы сигналов, изменяющихся по ортогональным функциям Радемахера-Уолша (авторское свидетельство №221757, опубликованное 17.07.1968), а также генераторы ортогональных функций.

А.С. СССР №92783 МКИ G06S 7/26, G06F 1/00, А.С. СССР №131092 МКИ² G06S 7/26, А.С. СССР №170298 МКИ³ G06S 7/22, «генератор двоичных ортогональных последовательностей «Electronique» №17, 1967 г.

Наиболее близким по технической сущности к предлагаемому изобретению является «устройство для вычисления коэффициентов преобразования по Уолшу» (Патент США №3742201, кл. G01F 7/38, 26.06.1973 г., патент США №3792355, кл. H04J 3/18, 12.02.1974).

Названное устройство, содержащее N ступеней единичного преобразования, соединенных последовательно. Каждая ступень единичного преобразования включает блоки элементов совпадения «И», элемент задержки и сумматор-вычислитель. Недостатком прототипа устройства является его сложность, невозможность функционировать с логическими функциями, а также осуществлять преобразования в реальном масштабе времени. Патенты США содержат log₂N ступеней единичного преобразования, где N число разрядов преобразуемой последовательности. Каждая из ступеней содержит первый регистр сдвига, вход и выход которого соединен со входом сумматора вычислителя, первый вход которого подключен к первым входам элементов группы совпадений «И», а второй соединен со вторыми входами элементов группы совпадений «И» через второй регистр сдвига, выходы элементов группы совпадения «И» каждой ступени соединены со входами регистра сдвига последующей ступени, и блок управления, выходы которого соединены со вторыми входами элементов группы «И» совпадений всех ступеней единичного преобразования. Недостатком устройства является то, что оно не может работать в реальном масштабе времени, поскольку первый коэффициент преобразования на выходе устройства появляется после того, как N-oe значение дискретного сигнала поступит на вход устройства. В течение последующих N тактов, т.е. от N по 2N такта, на выходе появляется N коэффициентов преобразования от последовательности, составленной из первых, т.е. от 1 до N значений входного дискретного сигнала. В течение последующих N тактов, т.е. от 2N до 3N такта, на выходе устройства появляется N коэффициентов преобразования от последовательности, составленной из следующих N значений входного сигнала, т.е. от N+1 no 2N и т.д.

Цель изобретения - расширение области применения, заключающееся в возможности функционирования устройства в реальном масштабе времени, а также с логическими булевыми функциями.

Цель изобретения достигается тем, что в него введен логический сумматор, или схема неравнозначности, выход которого каждой ступени единичного преобразования соединен с другими входами элементов группы совпадений «И». На фиг.1 представлена схема устройства, на фиг.2 - последовательность вычисления.

Устройство содержит регистр сдвига 1, логический сумматор в виде схемы неравнозначности, функционирующий по следующему правилу:

Таблица 1
е	X₁	Х₂	X₁ - вход регистра 1 Х₂ - выход регистра 1 Ф - выход сумматора, или схема неравнозначности. группу элементов совпадении «И» - 3 и блок управления - 4.
0	0	0
1	0	1
1	1	0
0	1	1

Устройство работает следующим образом. Регистры сдвига 1 во всех ступенях единичного преобразования задерживают дискретный сигнал на одинаковое число тактов, а именно N/2. Тактовая частота в регистре сдвига 1 первой ступени преобразования равна частоте следования входного сигнала, а тактовая частота регистров сдвига 1 в каждой последующей ступени преобразования в 2 раза больше, чем в предыдущей. Это позволяет получить коэффициенты преобразования от последовательностей, получаемых после каждого нового значения входного сигнала, т.е. составленных из значений входного сигнала от 1-го по N, от 2 по N+1, от 3 по N+2 и т.д. Рассмотрим работу устройства на примере N=8. В этом случае регистры 1 сдвига в любой ступени преобразования имеют длину 2. С частотой тактовых импульсов в регистре 1 сдвига первой ступени преобразования значения дискретного сигнала последовательно поступают на вход первой ступени преобразования. Логический сумматор 2 производит суммирование или не производит суммирование значений сигнала с выход регистра 1 сдвига и входа ступени преобразования. Суммируются первое и пятое, второе и шестое и т.д. значения сигнала поступающего в ступень преобразования. Блок элементов совпадения «И» - 3 работает с частотой в 2 раза больше чем тактовая частота в регистре 1 сдвига, и выдает на вход следующей ступени преобразования последовательность либо суммы, либо саму последовательность, поступающих на логический сумматор 2.

Таким образом во 2 ступени единичного преобразования числа с выхода блока элементов «И» первой ступени преобразования поступают с частотой, вдвое большей частоты следования значений входного сигнала, 2 ступень единичного преобразования, как и каждая последующая, работает аналогично первой, но только с частотой, вдвое большей чем предыдущая. Поэтому на выходе 3 ступени единичного преобразования с частотой, в 8 раз большей частоты следования входного сигнала, получают коэффициенты преобразования последовательностей в виде булевых функций в алгебре конъюнкций, состоящих из значений входного сигнала с 1 по N, с 2 по N-1, с 3 по N+2 и т.д. Блок управления осуществляет управление и синхронизацию.

Предлагаемое устройство к каждому новому значению входного сигнала вычисляет коэффициент булевого преобразования от последовательностей, состоящих из N предыдущих значений сигнала, что позволяет использовать его в системах реального времени, а единообразие задержек в схемах единичного преобразования дает возможность использовать идентичные ступени единичного преобразования.

В матричном виде эти преобразования после первой ступени представятся в виде следующих последовательностей:

После 2 ступени:

После 3 ступени:

В результате после 3 ступени на строках появились последовательности в виде булевых функций в алгебре Жегалкина: 1, Х₁ Х₂, Х₁ Х₂, Х₃, Х₁ Х₃, Х₂ Х₃, Х₁, Х₂ Х₃;

Это преобразование обладает замечательным свойством.

Полученная булевая матрица А совпадает с А^-1, т.е.

А·А^-7=Е,

Где Е - единичная матрица.

Из чего следует, что если на вход подать последовательность в виде дизъюнктивно-конъюнктивной формы в базисе конъюнкций:

то на выходе получим значения булевой функции в алгебре полиномов Жегалкина.

Такие преобразования широко применяются в системах обработки информации в задачах классификации и распознавания объектов. Предложенное устройство осуществляет эти преобразования в реальном масштабе времени простыми средствами.

В настоящее время проведены лабораторные исследования генератора булевых функций на компьютере и подготавливается аппаратура передачи информации для натурных подводных исследований на основе предложенного генератора.

Предложенное устройство используется при проведении плановых работ по модернизации одного из разрабатываемых в институте приборов, которое рассмотрено на НТС от 26.02.2009 и рекомендовано для рассмотрения служебного охраноспособного результата интеллектуальной деятельности авторов.

Генератор сигналов, изменяющихся по булевым функциям, содержащий log₂N ступеней единичного преобразования, где N - число разрядов преобразуемой последовательности, каждая из ступеней содержит синхронизированный от блока управления регистр сдвига, элементы группы совпадения «И», выходы элементов группы совпадения «И» каждой ступени соединены с входами регистра сдвига последующей ступени, и блок управления, выходы которого соединены со вторыми входами элементов группы совпадения «И» всех ступеней единичного преобразования, отличающийся тем, что в каждой ступени единичного преобразования введен элемент «исключающее ИЛИ», первый вход которого подключен к входу регистра сдвига этой же ступени, а второй вход - к выходу регистра сдвига этой же ступени, при этом выходы элементов «исключающее ИЛИ» соединены с первыми входами элементов группы совпадения «И» той же ступени единичного преобразования.

Изобретение относится к вычислительной технике и предназначено для построения однородных вычислительных сред, выполняющих функцию выравнивания порядков двоичных чисел.

Логический процессор // 2491613

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Способ и устройство фазовой синхронизации // 2491571

Изобретение относится к гидроакустике и может быть использовано в системах целеуказания, самонаведения и телеметрии подводных аппаратов. .

Устройство для вычисления коэффициентов булевых преобразований над полем галуа gf(2n) // 2475810

Изобретение относится к вычислительной технике и может быть использовано в системах передачи информации широкополосными фазоманипулированными сигналами в гидроакустических системах на подводных объектах.

Мажоритарный модуль // 2473954

Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации для реализации мажоритарной функции либо дизъюнкции, либо конъюнкции входных двоичных сигналов.

Логический вычислитель // 2445679

Изобретение относится к вычислительной техники и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Способ и устройство умножения двоично-десятичных кодов // 2410745

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорных устройствах ЭВМ и в устройствах цифровой автоматики. .

Мажоритарный модуль // 2300137

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. .

Способ интегрирования сигнала управления для астатических систем управления летательными аппаратами и устройство для его осуществления // 2275675

Изобретение относится к приборостроительной промышленности и может быть использовано в системах автоматического управления летательными аппаратами в условиях меняющихся задающих воздействий по знаку и величине.

Логический вычислитель // 2260837

Устройство для вычисления модуля комплексного числа // 2562411

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях. Технический результат заключается в повышении быстродействия устройства при вычислении модуля комплексного числа при уменьшении аппаратурных затрат и при неснижении точности вычисления. Технический результат достигается за счет устройства, которое содержит регистры аргумента, две схемы сравнения, коммутаторы и сумматор. В устройство дополнительно введены схема сравнения и два коммутатора, управляющие входы которых связаны с выходами обеих схем сравнения. 2 ил.

Арифметическое устройство // 2565010

Изобретение относится к вычислительной технике, для выполнения арифметических операций, вычисления ряда алгебраических и тригонометрических функций, решения задач по преобразованию координат. Технический результат заключается в обеспечении возможности вычисления алгебраических функций типа дробно-рационального. Устройство содержит сумматоры-вычитатели, регистры сдвига, группы логических элементов И, ИЛИ, блок памяти, блок сравнения и блок управления, причем первый выход первого сумматора-вычитателя подключен к первому входу устройства и к первому входу первого регистра сдвига, выход которого подключен к группе элементов И, а первый выход второго сумматора-вычитателя подключен к второму выходу устройства и к первому входу второго регистра сдвига, выход которого подключен к первым входам второй группы элементов И. В устройство дополнительно введен четвертый сумматор-вычитатель, входы которого связаны с выходом первого сумматора-вычитателя, с четвертым входом арифметического устройства соответственно, а выход которого является четвертым выходом всего устройства. 1 ил., 1 табл.

Мажоритарный модуль // 2580801

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации. Технический результат заключается в расширении функциональных возможностей, а именно в реализации мажоритарной функции нескольких аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же аргументов. Мажоритарный модуль содержит два элемента И (11, 12), два элемента ИЛИ (21, 22) и девять мажоритарных элементов (31, … , 39). За счет указанных элементов и новой схемы их соединения, глубина которой равна четырем, обеспечивается обработка пяти входных двоичных сигналов. В результате достигнуто расширение функциональных возможностей мажоритарного модуля и уменьшение относительного показателя схемной глубины. 1 ил.

Команда векторного типа контрольной суммы // 2608663

Изобретение относится к области компьютерной техники и, в частности, к векторной обработке в вычислительной среде. Технический результат заключается в повышении надежности вычисления контрольной суммы. Технический результат достигается за счет получения процессором для исполнения машинной команды, содержащей поле кода операции для предоставления кода операции, идентифицирующего операцию векторного типа контрольной суммы, поле первого регистра, используемое для обозначения первого регистра, содержащего первый операнд, поле второго регистра, используемое для обозначения второго регистра, содержащего второй операнд, и исполнение машинной команды, которое включает суммирование друг с другом набора элементов второго операнда для получения первого результата, включающее выполнение одной или нескольких операций сложения с циклическим переносом, осуществляемое на основе выполнения операции сложения с циклическим переносом и формирования суммы добавление переноса из избранной позиции суммы, если таковой имеется, к выбранной позиции в выбранном элементе первого операнда, и помещение первого результата в выбранный элемент первого операнда. 3 н. и 17 з.п. ф-лы, 32 ил.

Универсальный мажоритарный модуль // 2610246

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики и функциональных узлов систем управления. Технический результат заключается в расширении функциональных возможностей мажоритарного модуля за счет обеспечения реализации всех мажоритарных функций, зависящих от трех аргументов, при пяти входах модуля. Технический результат достигается за счет универсального мажоритарного модуля, который содержит пять входов модуля 1, 2, 3, 4, 5, мажоритарный элемент 6, элемент НЕРАВНОЗНАЧНОСТЬ 7, первый элемент И 8, второй элемент И 9, элемент ИЛИ 10 и выход модуля 11. 1 ил., 2 табл.

Устройство для логарифмирования двоичных чисел // 2614932

Изобретение относится к вычислительной технике и может быть использовано для вычисления значений логарифмической функции от двоичного аргумента. Технический результат заключается в обеспечении возможности получения результата логарифмирования двоичных чисел с меньшими погрешностями и повышении достоверности выходных результатов. Технический результат достигается за счет устройства для логарифмирования двоичных чисел, которое содержит регистры старших и младших разрядов аргумента, первый, второй и третий блоки постоянной памяти, блок управления, коммутатор, сумматор, выходной регистр, триггер числа, сдвигатель, блок управления сдвигателем, блоки сравнения, ячейку памяти константы "1", связанную с первым блоком постоянной памяти. 2 ил.

Устройство для вычисления модуля комплексного числа // 2618188

Изобретение относится к устройствам для вычисления модуля комплексного числа. Технический результат заключается в повышении точности вычисления модуля комплексного числа. Устройство содержит первый и второй регистры, первый, второй, третий сумматоры и коммутатор, причем входы разрядов первого и второго регистров подключены к информационным входам устройства, прямые выходы разрядов первого регистра подключены к первой группе входов первого сумматора, инверсные выходы разрядов второго регистра подключены к второй группе входов первого сумматора, прямой и инверсный выходы знакового разряда которого подключены к управляющему входу коммутатора через элемент временной задержки сигналов. 1 ил.

Мажоритарный элемент "6 и более из 11" // 2621340

Изобретение относится к области радиотехники. Технический результат заключается в схемотехническом упрощении, сокращении номенклатуры и числа используемых логических элементов. Мажоритарный элемент «6 и более из 11» содержит 30 двухвходовых элементов И и 33 элемента ИЛИ, одиннадцать иерархических уровней с логическими элементами ИЛИ и двухвходовыми элементами И, каждый из первых пяти уровней состоит из пяти пар элементов ИЛИ и И, при этом каждый из десяти первых входов устройства соединен с соответствующей парой элементов ИЛИ и И первого уровня, а одиннадцатый вход соединен с пятой парой логических элементов ИЛИ и И второго уровня, выход элемента И 11 уровня является выходом мажоритарного элемента. 2 ил.

Мажоритарный модуль "три из пяти" // 2628117

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является повышение быстродействия устройства и уменьшение его сложности при реализации мажоритарной функции, дизъюнкции, конъюнкции пяти аргументов. Мажоритарный модуль «три из пяти» содержит пять информационных входов 1, 2, 3, 4, 5, два настроечных входа 6, 7, выход модуля 8, мажоритарный элемент 9, первый элемент ИЛИ 10, второй элемент ИЛИ 11, третий элемент ИЛИ 12, четвертый элемент ИЛИ 13, первый элемент И 14, второй элемент И 15, третий элемент И 16, четвертый элемент И 17, пятый элемент И 18, шестой элемент И 19. 1 ил., 1 табл.

Мажоритарный элемент "7 и более из 13" // 2628222

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех, а также может быть использовано как элемент более сложного устройства - блока логической обработки, реализующего заданный мажоритарный алгоритм повышения достоверности по совокупности правил мажоритирования. Технический результат изобретения заключается в схемотехническом упрощении, сокращении номенклатуры и числа используемых логических элементов, а также обеспечении возможности реализации мажоритарного элемента на электронных компонентах с изменяемой архитектурой. Мажоритарный элемент «7 и более из 13» содержит 13 иерархических уровней с 46 двухвходовыми элементами И и 42 логическими элементами ИЛИ. 2 ил.