Формирователь кольцевого кода

Изобретение относится к кодирующим устройствам помехоустойчивого кода, обеспечивающим восстановление передаваемой по каналу связи информации после ее искажений под действием помех. Технический результат - формирование на выходе устройства систематического кода, в котором информационные элементы занимают одну часть комбинации (например, левую), а проверочные элементы другую (правую). Формирователь кольцевого кода содержит последовательно-параллельный сдвигающий регистр, входы параллельной записи разрядов которого, начиная со второго, соединены с соответствующими информационными входами устройства, начиная с последнего разряда, вход управления последовательно-параллельным режимом регистра соединен с управляющим входом устройства, входы синхронизации и общего сброса соединены соответственно с тактовым входом и входом сброса устройства, выходы последнего и предпоследнего разрядов регистра соединены с входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, дополнительно введены элемент ИЛИ-НЕ и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом параллельной записи первого разряда регистра, а входы - с входами параллельной записи второго и старшего разрядов регистра, входы элемента ИЛИ-НЕ соединены с тактовым входом и входом сброса устройства, а выход является тактовым выходом устройства, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом последовательной записи регистра, выход последнего разряда которого является информационным выходом устройства. 1 ил.

 

Изобретение относится к кодирующим устройствам помехоустойчивого кода, обеспечивающего восстановление передаваемой по каналу связи информации после ее искажений под действием помех.

Известно кодирующее устройство кода "3+3" (см. «Простой способ помехоустойчивого кодирования», журнал «Новые промышленные технологии». №3, с.24-28, 2009 г., авторы Гончаров С.Н., Шишкин Г.И.), содержащее последовательно-параллельный сдвигающий регистр, входы параллельной записи разрядов которого соединены с соответствующими информационными входами устройства, первый вход которого соединен с третьим выходом последовательно-параллельного сдвигающего регистра, а также с первым входом логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первым входом мультиплексора, второй вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен со вторым выходом последовательно-параллельного сдвигающего регистра, вход синхронизации которого соединен с адресным входом мультиплексора и с выходом триггера, счетный вход которого является входом и выходом синхронизации кодирующего устройства, вторым выходом устройства является выход мультиплексора.

Недостатком устройства является то, что на его выходе формируется последовательность элементов k1, r1, k2, r2, k3 и r3, которая не является систематическим кодом, так как проверочные элементы r перемешаны с информационными элементами k. Использование несистематического кода затрудняет выделение информационных элементов в месте приема кода.

Вышеуказанное устройство является наиболее близким по технической сущности к заявляемому устройству, поэтому выбрано в качестве прототипа.

Решаемой технической задачей является создание формирователя кольцевого кода с расширенными функциональными возможностями.

Достигаемым техническим результатом является формирование на выходе устройства систематического кода, в котором информационные элементы занимают левую часть кодовой комбинации, а проверочные элементы - правую.

Для достижения технического результата в формирователе кольцевого кода, содержащем последовательно-параллельный сдвигающий регистр, входы параллельной записи разрядов которого, начиная со второго, соединены с соответствующими информационными входами устройства, начиная с последнего разряда, вход управления параллельно-последовательным режимом регистра соединен с управляющим входом устройства, входы синхронизации и общего сброса соединены соответственно с тактовым входом и входом сброса устройства, выходы последнего и предпоследнего разрядов регистра соединены с входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, новым является то, что дополнительно введены элемент ИЛИ-НЕ и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом параллельной записи первого разряда регистра, а входы - с входами параллельной записи второго и старшего разрядов регистра, входы элемента ИЛИ-НЕ соединены с тактовым входом и входом сброса устройства, а выход является тактовым выходом устройства, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом последовательной записи регистра, выход последнего разряда которого является информационным выходом устройства.

Новая совокупность существенных признаков позволяет сформировать на выходе устройства систематический код, в котором информационные элементы занимают левую часть кодовой комбинации, а проверочные элементы - правую, что позволяет расширить его функциональные возможности.

На фигуре представлена схема заявляемого формирователя кольцевого кода, содержащего последовательно-параллельный сдвигающий регистр 1, входы параллельной записи разрядов которого, начиная со второго, соединены с соответствующими информационными входами устройства, начиная с последнего разряда, вход управления последовательно-параллельным режимом регистра соединен с управляющим входом устройства, входы синхронизации и общего сброса соединены соответственно с тактовым входом и входом сброса устройства, выходы последнего и предпоследнего разрядов регистра соединены с входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, элемент ИЛИ-НЕ 3 и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, выход которого соединен с входом параллельной записи первого разряда регистра 1, а входы - с входами параллельной записи второго и старшего разрядов регистра 1, входы элемента ИЛИ-НЕ 3 соединены с тактовым входом и входом сброса устройства, а выход является тактовым выходом устройства, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 соединен с входом последовательной записи регистра 1, выход последнего разряда которого является информационным выходом устройства.

Формирователь кольцевого кода работает следующим образом.

В начальном состоянии в параллельно-последовательном сдвигающем регистре 1 информация отсутствует. На входе устройства поданы информационные элементы кода k1, k2, k3, k4. На вход общего сброса совместно с импульсом синхронизации подан импульс общего сброса.

На вход управления параллельным/последовательным режимом записи p/s регистра 1 подается напряжение высокого уровня и по переднему фронту импульса синхронизации на входе С информационные элементы кода k1, k2, k3, k4 со входов устройства записываются в разряды регистра 1, начиная с последнего разряда. При этом в первый разряд D1 регистра 1 будет записан первый проверочный элемент r1=k1⊕k2, сформированный на выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2.

По срезу импульса синхронизации на вход управления параллельным/последовательным режимом записи p/s подается напряжение низкого уровня и переключает регистр 1 в последовательный режим записи информации.

По второму импульсу синхронизации на управляющем входе регистра 1 входная информация передается на выходы регистра 1, при этом на последнем выходе Q5 регистра 1 будет сформирован первый бит информационной посылки k1. На выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 будет сформирован первый проверочный элемент r1=k1⊕k2, который поступает на управляющий вход последовательной записи регистра 1.

Третий импульс синхронизации сдвинет информацию на один такт на выходе регистра 1, при этом на последнем выходе регистра и на выходе устройства будет сформирован второй информационный бит k2, на выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 будет сформирован второй проверочный элемент r2=k2⊕k3, который поступает на управляющий вход последовательной записи регистра 1 и будет записан в регистр.

Работа формирователя кольцевого кода продолжается аналогично девять тактов, при этом начиная с 6-го по 9-й такт на последнем выходе регистра 1 и на выходе устройства будут сформированы проверочные элементы r1, r2, r3, r4.

Десятый импульс синхронизации подается совместно с импульсом общего сброса регистра.

Изготовлен макетный образец заявляемого формирователя кольцевого кода, испытания которого подтвердили его реализуемость, практическую ценность и эффективность.

Формирователь кольцевого кода, содержащий последовательно-параллельный сдвигающий регистр, входы параллельной записи разрядов которого, начиная со второго, соединены с соответствующими информационными входами устройства, начиная с последнего разряда, вход управления последовательно-параллельным режимом регистра соединен с управляющим входом устройства, входы синхронизации и общего сброса соединены соответственно с тактовым входом и входом сброса устройства, выходы последнего и предпоследнего разрядов регистра соединены с входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающийся тем, что дополнительно введены элемент ИЛИ-НЕ и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом параллельной записи первого разряда регистра, а входы - с входами параллельной записи второго и старшего разрядов регистра, входы элемента ИЛИ-НЕ соединены с тактовым входом и входом сброса устройства, а выход является тактовым выходом устройства, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом последовательной записи регистра, выход последнего разряда которого является информационным выходом устройства.



 

Похожие патенты:

Изобретения относятся к области информатики и вычислительной техники и могут быть использованы в различных технологиях, требующих обработки сигналов, например в технологиях обработки и преобразования информационных сообщений.

Изобретение относится к вычислительной технике и системам управления и может быть использовано для дискретных преобразований сигналов. .

Изобретение относится к вычислительной технике. .

Изобретение относится к вычислительной технике. .

Изобретение относится к импульсной технике ,и может использоваться в цифровых вычислительных системах. .

Изобретение относится к вычислительной технике и может быть использовано в системах передачи и хранения информации Целью изобретения является расширение области применения за счет обеспечения преобразования непозиционного кода Фибоначчи в двоичный код.

Изобретение относится к вычислительной технике и может быть использовано в системах обработки дискретной информации Цель изобретения - повышение быстродействия . .

Изобретение относится к вычислительной технике и может быть использовано в системах обработки дискретной информации Цель изобретения - повышение быстродействия . .

Изобретение относится к автоматике и вычислительной технике и может быть использовано в перспективном бортовом радиоэлектронном оборудовании и в наземной стендово-моделирующей базе Целью изобретения является упрощение преобразователя.

Изобретение относится к вычислительной и электроизмерительной технике и может быть использовано для преобразования кодов с естественной избыточностью в двоичный код.

Изобретение относится к кодирующим устройствам помехоустойчивого кода. Технический результат заключается в создании декодирующего устройства кода Хэмминга с упрощенной схемой реализации. Декодирующее устройство кода Хэмминга дополнительно содержит двухвходовой элемент И, счетчик и последовательно-параллельный сдвигающий регистр, выходы которого соединены со вторыми входами двухвходовых сумматоров по модулю 2 соответственно, выходы которых соединены с первыми входами двухвходовых элементов И, выходы которых являются информационными выходами устройства, а вторые входы объединены и соединены с первым выходом счетчика, второй, третий и четвертый выходы которого соединены с первыми входами первого, второго и третьего двухвходовых элементов И-НЕ соответственно, вторые входы которых объединены и соединены с выходом дополнительно введенного двухвходового элемента И, первый вход которого соединен со входом синхронизации сдвигающего регистра, входом синхронизации счетчика и является входом синхронизации устройства, а второй вход соединен со входом последовательной записи сдвигающего регистра и информационным входом D устройства. Достигаемым техническим результатом является формирование на выходе декодирующего устройства кода Хэмминга неискаженной кодовой комбинации. 2 ил.

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации. Техническим результатом является повышение быстродействия и создание устройства, в котором внутреннее преобразование информации производится в двузначной токовой форме сигналов, определяемое состоянием входных токовых двоичных сигналов. Устройство содержит четыре логических элемента НЕ, четыре логических элемента И, два размножителя сигналов. 3 з.п. ф-лы, 10 ил.
Наверх