Микропрограммный автомат

Изобретение относится к вычислительной технике и дискретной автоматике и может быть использовано для построения устройств управления в системах обработки информации, а также для управления технологическими процессами в реальном времени. Техническим результатом является упрощение конструкции автомата. В структуру автомата введен специализированный коммутатор, который по коду состояния автомата y1y2…ym производит выбор значения безусловного перехода α0, значения условного перехода αj и наличие α ¯ , которые не должны появляться при заданном алгоритме управления. Схема выбора автомата по тому же коду y1y2…ym осуществляет передачу α0 или αj на вход комбинационной схемы автомата, вычисляющей y1y2…ym по входному коду x1x2…xm и значению логического условия αj. Схема выбора формирует также сигнал ошибки в работе автомата на основе логического анализа α0, αj, α ¯ . 12 ил., 4 табл.

 

Настоящее изобретение относится к вычислительной технике и дискретной автоматике и может быть использовано для построения устройств управления в системах обработки информации, а также для управления технологическими процессами в реальном времени.

Схемы микропрограммных автоматов (МПА) известны по авторскому свидетельству СССР 1365986, БИ 1, 1988, патентам РФ №2071111, 2058041, 2071112, 20779876, 20446396, 2046395, 2042190, 2042189, 2042188, 2018937.

Известны также структурные схемы автоматов Мура и Мили, подробно описанные в научно-технической литературе [1-6].

Известны МПА с самоконтролем, описанные в [1-3], а также в патенте РФ 63588 (авторы: Мухопад А.Ю, Мухопад Ю.Ф., Бадмаева Т.С.)

МПА с самоконтролем имеют ту же структуру, однако для обеспечения самоконтролируемости исходное состояние автомата a(t) и вычисляемое состояние a(t+1) представлены избыточными кодами.

Варианты такого кодирования наиболее полно изложены в работе [1].

В патенте РФ 63588 этот же метод реализован за счет использования модифицированного геометрического кода (МГК) для представления a(t+1) и двоичного непозиционного кода (ДНК) для a(t).

Однако и этот способ по патенту РФ №63588 довольно сложен, т.к. размер кода состояния a(t+1) увеличивается примерно в два раза по сравнению с двоичным позиционным (или двоичным соседним) кодом, используемым в МПА с «классической» структурной организацией [1-4].

Целью настоящего изобретения является упрощение конструкции МПА и введение средств самоконтроля, не сводящихся к способу избыточного кодирования, а следовательно, обеспечение самоконтролируемости меньшими затратами оборудования.

Наиболее близкими прототипом к предложенному изобретению (по составу блоков и связей между ними) является МПА по полезной модели РФ №82888, БИ 13, 2009 - авторы: Мухопад А.Ю., Мухопад Ю.Ф. [7].

По сравнению с МПА с классической структурной организацией автоматов Мура [1-6] в полезной модели РФ №82888 объем комбинационной схемы для вычисления a(t+1) по коду a(t) с учетом логических условий αj∈{α12,…,αq} уменьшен в 2q-1 раз, где q - количество входных переменных МПА, называемых также логическими условиями.

Для достижения такого эффекта исходная граф-схема алгоритма (ГСА) преобразуется за счет ввода пустых операторов. Методика синтеза таких МПА подробно изложена в работах [5, 6].

На фиг.1 представлена структурная схема МПА прототипа по полезной модели РФ №82888, БИ 13, 2009.

На фиг.1 введены обозначения:

ОУ - объект управления (или операционное устройство) - (1);

Rg - Регистр памяти логических условий α1α2…αq - (2);

M - мультиплексор - (3);

RS - триггер хранения α - (4);

F1 (1) - комбинационная схема для вычисления состояния автомата a(t+l) - код y1y2…ym по коду состояния a(t) - x1x2…xm и логическому условию α∈{α}.

F2 - комбинационная схема формирования выходных команд A1,A2,…,Ak - (10);

F3 - комбинационная схема преобразования кода состояния автомата x1,x2,…,xm в код адреса логического условия αj∈{α12,…,αq} - (9);

СС - схема синхронизации - (1).

Блок памяти состояний МПА представлен в виде структуры блоков 6, 7, 8.

Снижение объема памяти схемы F1 в 2q-1 раз в полезной модели РФ №82888 по сравнению с F1 в классической структуре МПА достигнуто за счет введения третьей комбинационной схемы F3 для преобразования кода a(t+1) - y1y2…ym в адрес, соответствующий номеру αj-z1z2…zp, здесь p - разрядность адресного кода мультиплексора. При этом требуется дополнительный импульс синхронизации для опроса схемы F3.

По адресу z1z2…zp через мультиплексор M (3) осуществляется выбор одного αj из множества {α}, причем именно того условия, которое необходимо для вычисления следующего состояния a(t+1) по коду a(t) и αj∈{α}.

Такая процедура осуществляется комплексом последовательно связанных блоков F3 (9) и мультиплексора M (3). Причем для обеспечения правильного функционирования необходим еще регистр памяти для записи адреса z1z2…zp.

На фиг.1 такой регистр не показан, т.к. предполагается, что он внесен в структуру адресной части мультиплексора M (3).

Такая реализация средств выбора αj∈{α} по коду y1y2..ym через F3 (9) плюс M (3) с внутренним регистром памяти адреса z1z2…zp усложняет конструкцию МПА по патенту РФ №82888, а, кроме того, в МПА по указанному патенту нет каких-либо средств самоконтроля.

Целью изобретения является упрощение конструкции МПА в части вычисления адреса логических условий, а также введение аппаратных средств самоконтроля.

Предлагаемый микропрограммный автомат представлен на фиг.2.

Микропрограммный автомат, состоящий из регистра памяти логических условий, двух регистров памяти состояний с парафазной связью между ними и двух комбинационных схем, отличается тем, что первая комбинационная схема (1) образует последовательную цепь блоков через m параллельных выходов, которая через первый регистр памяти (2) связана с первыми входами коммутатора (3), три выхода которого связаны со входами схемы выбора (4), причем выходы первой комбинационной схемы одновременно связаны с первыми m входами второго регистра памяти (5), парафазно связанного через блок схем «И» (6) с третьим регистром памяти (7), выходы которого соединены с первыми m входами первой комбинационной схемы (1), а первый выход схемы выбора (4) связан с единичным входом первого триггера (8), парафазно связанного через независимые схемы «И» (9) со вторым триггером (10), единичный выход которого связан с (m+1)-м входом первой комбинационной схемы (1), причем m выходов третьего регистра памяти связаны со входами второй комбинационной схемы (11), k выходов которой образуют последовательную цепь блоков в виде операционного устройства (12), q выходов которого через четвертый регистр памяти (13) связаны со второй группой входов коммутатора (3), при этом второй выход схемы выбора (4) образует внешнюю клемму фиксации ошибки (14); причем микропрограммный автомат включает в себя также блок синхронизации (15) с внешними входами Пуск (16) и Останов (17), четыре выхода которого образуют разделенные во времени импульсы синхронизации, связанные с соответствующими управляющими входами первой комбинационной схемы (1), блоком схем «И» (6) и схемами «И» (9), а также с первым (2) и четвертым (13) регистрами памяти.

На фиг.2 введены следующие обозначения:

F1 (1) - первая комбинационная схема для вычисления состояния автомата a(t+1) - код y1y2…ym по коду состояния a(t) - x1x2…xm и логическому условию α∈{α}.

Rg (2) - первый регистр памяти;

КМ (3) - коммутатор;

СВ (4) - схемы выбора;

Rg a(t+1) (5) - регистр памяти кода состояния a(t+1);

& (6) - блок схем «И»;

Rg a(t) (7) - регистр памяти состояний a(t);

RS (8, 9) - первый (8) и второй (9) RS-триггеры;

F2 (11) - вторая комбинационная схема, формирующая команды управления A1,A2,…,Ak по коду состояния a(t) - x1x2…xm;

ОУ (12) - объект управления (операционное устройство);

α1α2…αq - множество логических условий {α}, формируемых в ОУ( 12);

Rg (13) - четвертый регистр памяти, хранящий значения {α};

α 0 , α j , α ˜ - выходы блока коммутатора (3), где

α0 - безусловный переход,

α ˜ - несуществующие логические условия,

αj∈{α} - одно из логических условий, выбираемое КМ (3) по коду y1y2...ym,

α - выбираемое СВ (4), т.е. значение α0 или αj;

ERR (14) - ошибка;

БС (15) - блок синхронизации;

τ1(t)&τ2(t)&τ3(t)&τ4(t)=⌀

импульсы синхронизации, формируемые БС (15).

Для лучшего уяснения принципа функционирования микропрограммного автомата (далее автомат или МПА) приводится описание блоков МПА.

ОУ (12) - не является неотъемлемой частью МПА, но введено в структуру фиг.1 и 2 для того, чтобы показать связь МПА по его входам и выходам.

Все четыре регистра памяти Rg (2, 5, 7, 13) не имеют особенностей и различаются лишь разрядностью m для Rg (2, 5, 7) и q - для Rg (13).

Первая комбинационная схема как и в прототипе реализуется через ПЗУ или ПЛМ для определения кода y1y2..ym по конкатенации αx1x2…xm.

Вторая комбинационная схема F2 (11) для автоматов Мура состоит из дешифратора с m-адресными входами x1x2…xm, выходы которого объединяются схемами «ИЛИ», если одна и та же команда Ai соответствует нескольким выходам дешифратора, т.е. нескольким состояниям МПА - a(t).

Специальными блоками в предлагаемом изобретении являются лишь блок коммутации КМ (3), выбирающий αj из логических сигналов α0α1α2…αq по унитарному коду y1y2…ym на один выход α, а также блок выбора СВ (4).

Блок коммутации КМ (3) фиг.3 представляет собой дешифратор (DC) (20), к выходам которого подсоединены q логических двухвходовых (21) элементов «И» (где q - количество логическим сигналов α1α2…αq), к первым входам которых подсоединяются единичные выходы триггеров Rg (13), а ко вторым - только те q выходов, которым соответствует выбор конкретного αj∈{α} при данном состоянии a(t).

Причем если разным состояниям a(t) соответствует выбор одного и того же αj, то перед соединением выходов с входом элемента «И» эти выходы объединяются через логический элемент «ИЛИ» (22). Выходы всех q элементов «И» также объединяются схемой «ИЛИ» (23) с выходом, обозначенным символом αj.

Две схемы «ИЛИ» - 24 и 25 осуществляют «сборку» тех состояний, при которых необходимо формировать сигналы α0 или α ˜ .

Схема выбора СВ (4) производит выбор сигнала α0 или αj и формирует сигнал ошибки (ERR) на второй выход схемы СВ (13).

Схема выбора реализует условия:

E R R = α 0 α ˜ + α 0 α j + α ˜ α j + α ˜ = α ˜ + α 0 α j

α = E R R ¯ ( α 0 α ¯ j + α ˜ j α ¯ 0 + α 0 ¯ α j ¯ α ˜ ¯ )

В последней формуле для вычисления α символом αj обозначено конкретное значение αj, которое может быть равным как «1», так и «0».

Реализация схемы выбора СВ (4) тривиальна на элементах логики (И, ИЛИ, НЕ, Триггер) и не требует детального отображения специальным чертежом.

Блок синхронизации БС (15) не имеет особенностей по сравнению со блоком синхронизации БС (1) фиг.1 прототипа и имеет такую же схему для реализации, представленную на фиг.4.

Такая схема согласно работе [9] выпускается промышленностью как отдельный интегральный модуль (ЧИП).

Описание функционирования МПА.

Первоначально МПА устанавливается в исходное состояние:

1) Устанавливается в исходное состояние схема коммутатор - т.е. триггеры регистра Rg (13), фиксирующие значения α0, αj и α ˜ .

2) Все регистры памяти автомата (т.е. Rg 2, 5, 7, 13) и RS-триггеры (8, 10) устанавливаются в нулевое состояние.

И только после этого дается сигнал «Пуск» (16) на блок синхронизации БС (15).

Далее выполняется последовательность действий по сигналам τ1, τ2, τ3, τ4.

Сигнал τ1

1. Отключается исполнение команды Aj.

Опрашивается F1 (1) и производится запись в Rg (2), Rg (5).

Сигнал τ2

2. Опрашивается Rg (2), Rg (5).

Сигнал τ3

3. Опрос СВ (4) и запись αj в RS (8).

Сигнал τ4

4. Перепись 5, 8 в 7, 10 (опрос 13).

Включение Aj и повторение первого пункта по установке исходного состояния МПА, т.е. установка коммутатора КМ (3) в исходное состояние.

Как известно τ1(t)&τ2(t)&τ3(t)&τ4(t)=⌀

Такая последовательность действий продолжается до получения сигнала f0, т.е. заключительного перехода МПА в нулевое состояние, свидетельствующего об окончании программы МПА.

Рассмотрим простой пример ГСА (фиг.5), для которого введены два пустых оператора (3, 5) как и при синтезе схемы МПА прототипа.

Заданной ГСА (фиг.5) соответствует граф переходов (фиг.6). При числе состояний N=10 количество переменных в коде x1x2…xm равно m=4.

Для примера прототипа схема F3 имеет 4 входа и 2 выхода для определения адресного кода мультиплексора, т.к. q=3. В примере прототипа количество неиспользованных информационных входов мультиплексора равно 1. Обозначим в квадратных скобках количество входов и выходов схемы F3 в виде F3 [4, 2], а количество неиспользуемых информационных входов мультиплексора как М [1].

В предлагаемом изобретении нет ни F3 [4, 2], ни М [1], а соответствие между α и a(t) задается таблицей 1.

1. N=10, m=4, q=3, F3 [4, 2], M [1]

Таблица 1
α a(t)
0 0, 1, 4, 8, 9, 10
1 2,6
2 3
3 5,7
~ 11-15

Тогда блок КМ (3) будет иметь вид, представленный на фиг.3.

На фиг.7 и 8 приведен пример ГСА и граф переходов из описаний прототипа [7]. Для него N=15, m=4, q=6, F3 [4, 4], М [2].

Таблица 2 определяет правило соединения схем «ИЛИ, И» в КМ и DC (20).

В таблице 2 приведены списки для выбора α0, α ˜ или αj по номерам состояний a(t). Эти списки табл.2 полностью определяют правила соединения выходов внутреннего дешифратора (DC) КМ с выходами α0, α ˜ или αj. При этом α ˜ соответствует выходу DC с номером 15, т.к. такое состояние отсутствует в графе переходов, а следовательно соответствующие им коды y1y2…ym могут появиться на входе КМ только при неисправной работе блоков МПА. Преимущество предложенных подходов к синтезу МПА по сравнению с классическим на БИС становится очевидным после анализа работы [14, 15].

Второй пример (фиг.7, 8)..

2. N=15, m=4, q=6, F3 [4, 3], М [2]

Таблица 2
α a(t)
0 0, 1, 4, 5, 9, 10, 11, 8
1 2
2 3
3 13
4 14
5 6
6 7
~ 15

Рассмотрим третий реальный пример, соответствующий (фиг.9) алгоритму сложения мантисс чисел с плавающей запятой (см. [10]).

Граф переходов представлен фиг.10.

Здесь α0 - 0, 1, 3, 4, 5, 8, 15-20, 22-24.

αj - 2, 5-14, 21.

α ˜ →25-31.

Соответствия αj→a(t) приведено в таблице 3.

В этом случае m=5, q=6.

Число неиспользованных информационных входов мультиплексора в прототипе равно 2, F3 [5, 3], М [2].

3. N=25, m=5, q=6, F3 [5, 3], M [2]

Таблица 3
α a(t)
0 0, 1, 3, 4, 8, 15-20, 22-24
1 2, 7
2 5
3 10, 12, 14
4 6
5 9
6 11, 21
~ 25-31

Четвертый пример (фиг.11, 12).

Наиболее сложным алгоритмом управления, известным по литературе, является алгоритм в форме ГСА проверки работоспособности ПЗУ с ультрафиолетовым стиранием информации по авторскому свидетельству СССР (фиг.11) №157034, БИ 8, 1990, авторы Скосырский Г.С. и Мухопад Ю.Ф. [11].

Граф переходов ГСА приведена на фиг.12. В этом случае m=6, q=10, F3 имеет 6 входов и 4 выхода, при этом в мультиплексоре прототипа из 16 информационных входов 6 выходов не используются.

4. N=38, m=6, q=10, F3 [6, 4], М [6]

Как видно из таблицы 4 в этом случае при q=10 для выбора αj используются 16 выходов дешифратора, т.к. для α3 объединяются схемой «ИЛИ» выходы 11, 18, 35; для α6 - 7, 32, для α10 - 12, 22, для α11 - 13, 23 и для α12 - 14, 24.

Таблица 4
α a(t)
0 0, 1, 3, 6, 8, 9, 15, 16, 20, 21, 25-28, 30, 31, 34, 36
1 5
2 -
3 18, 11, 35
4 33
5 29
6 10, 7, 32
7 2
8 4
9 -
10 12, 22
11 13, 23
12 14, 24
~ 38-63

В предложенной структуре МПА сохраняются все преимущества прототипа по сравнению с классическими структурами Мура. Действительно, поскольку на входе F1 (1) кроме кода x1x2…xm только один сигнал αj∈{α}, то объем F1 (1) V=m·2m+1 как в прототипе. Тогда как в классических схемах Мура V=m·2m+q.

Однако новая структура МПА по сравнению с прототипом обладает и новым качеством, т.к. схема становится самоконтролируемой и выдает сигнал ошибки ERR на клемму (14) при наличии неисправности. Кроме того, вместо триггера (4), комбинационной схемы F3 и мультиплексора с внутренним регистром памяти используется одна схема КМ (3), формирующая как сигналы αj, так и сигналы α0, α ˜ для самоконтроля МПА.

При фактической исправности блока синхронизации БС (15) и схемы выбора СВ (4) анализ сигналов α0, αj, α ˜ n фиксирует факт неисправности МПА, который может появиться в любом из блоков МПА от входа F1 (1) и до выхода. Неконтролируемым остается лишь блок F2 (l 1), формирующий выходные команды A1,A2,…,Ak. Однако, если в ГСА все операторы действия разные (не повторяются), то в схеме F2 нет необходимости, т.к. она заменяется типовым дешифратором (DC). Способ контроля дешифратора известен [14].

Но и при повторении команд в структуре ГСА схема F2 - это всего лишь несколько схем «ИЛИ», т.к. обычно в ГСА уровень повторяемости Aj невысок [12, 13].

Следовательно, вероятность выхода из строя схемы F2 на 2-3 порядка ниже чем остальных схем МПА. Поэтому можно считать, что контролируемость исправности МПА в предложенной структурной схеме является тотальной.

Рассмотренные примеры подтверждают преимущества изобретения:

1. Предложенный МПА реализуется одинаковыми средствами независимо от сложности ГСА.

2. Обеспечение режима самоконтроля за счет наличия весьма простой схемы выбора СВ (4).

3. Упрощение конструкции за счет отсутствия блоков для вычисления адреса мультиплексора (F3) и самого мультиплексора для выбора логического условия αj.

Т.е. предложенная структурная схема МПА является новой и соответствует поставленной цели изобретения.

Литература

1. Сапожников В.В., Кравцов Ю.А., Сапожников Вл.В. Теория дискретных устройств железнодорожной автоматики, телемеханики и связи. М.: Транспорт, 2001. - 307 с.

2. Баранов С.И., Скляров В.А. Цифровые устройства на программируемых БИС с матричной структурой. - М.: Радио и связь, 1986. - 270 с.

3. Соловьев В.В. Проектирование цифровых систем на ПЛИС. - М.: Горячая линия - телеком, 2001. - 636 с.

4. Савельев А.Я. Прикладная теория автоматов. - М.: Высшая школа, 1987. - 272 с.

5. Мухопад Ю.Ф. Микроэлектронные системы управления. - Братск: БГУ, 2009. - 285 с.

6. Мухопад Ю.Ф. Теория дискретных устройств. - Иркутск: ИрГУПС, 2010. - 172 с.

7. Патент РФ №82888, БИ №13, 2009.

8. Патенты РФ №2058041, 20449347, 2071112, 20779876, 20446396, 2046395, 2042190, 2042189, 2042188, 2018937.

9. Угрюмов Е.П. Цифровая схемотехника. - СПб.: БХВ-Питер, 2010. - 687 с.

10. Кирий В.Г. Теория автоматов. - Иркутск: ИрГТУ, 2007. - 144 с.

11. Авторское свидетельство СССР №1547034, БИ №8, 1990.

12. Шалыто А.А. Логическое управление. Методы аппаратной и программной реализации алгоритмов. - СПб.: Наука, 2000. - 264 с.

13. Карпов Ю.Г. Теория автоматов. - СПб.: Питер, 2003. - 206 с.

14. Прищепа Л.С., Илюшкин В.А. Устройство для контроля дешифраторов. / Интеллектуальные системы в управлении, конструировании и образовании. Томск: STT, 2002. - вып.2. - с.160-163.

Микропрограммный автомат, состоящий из регистра памяти логических условий, двух регистров памяти состояний с парафазной связью между ними и двух комбинационных схем, отличающийся тем, что первая комбинационная схема образует последовательную цепь блоков, m параллельных выходов которой связаны с первыми входами коммутатора, три выхода которого связаны со входами схемы выбора, причем выходы первой комбинационной схемы одновременно связаны с первыми m входами второго регистра памяти, парафазно связанного через блок схем «И» с третьим регистром памяти, выходы которого соединены с первыми m входами первой комбинационной схемы, а выход схемы выбора связан с единичным входом первого триггера, парафазно связанного через независимые схемы «И» со вторым триггером, единичный выход которого связан с (m+1)-м входом первой комбинационной схемы, причем m выходов третьего регистра памяти связаны со входами второй комбинационной схемы, k выходов которой образуют последовательную цепь блоков в виде операционного устройства, q выходов которого через четвертый регистр памяти связаны со второй группой входов коммутатора, при этом второй выход схемы выбора образует внешнюю клемму фиксации ошибки, причем микропрограммный автомат включает в себя также блок синхронизации с внешними входами «Пуск» и «Останов», четыре выхода которого образуют разделенные во времени импульсы синхронизации, связанные с соответствующими управляющими входами первой комбинационной схемы, блоком схем «И» второго и третьего регистров и схемами «И» триггеров, а также с первым и четвертым регистрами памяти.



 

Похожие патенты:

Изобретение относится к устройствам для программного управления, а именно к системам охраны периметра и центральным контроллерам для них. Технический результат заключается в возможности охранять периметры большей протяженности, в возможности управлять периметральными тревожными модулями при потере связи с сервером, в возможности «горячего» резервирования центрального контроллера с последовательным подключением, при котором упрощается схема подключения активного и резервного центральных контроллеров.

Изобретения относятся к области моделирования процессов управления и могут быть использованы для моделирования процессов двухуровневого управления техническими средствами (ТС) различного назначения.

Устройство динамического предсказания команд условного перехода микропроцессора относится к области вычислительной техники и может использоваться в высокопроизводительных микропроцессорных системах.

Изобретение относится к области описания приложений для обеспечения управляемости и масштабируемой установки. Техническим результатом является обеспечение эффективно управляемой, надежной и масштабируемой установки служб.

Изобретение относится к области архитектуры для многоуровневой отмены на клиенте в основанных на сетке приложениях. Техническим результатом является повышение эффективности редактирования данных.

Изобретение относится к вычислительной техники, а именно к системам обеспечения медицинской помощи пациенту. Техническим результатом является обеспечение контроля и надежной загрузки для пациента лекарственных средств в надежное портативное устройство.

Изобретение относится к обеспечению серверного центра для размещения потокового интерактивного видео с малой задержкой. Техническим результатом является обеспечение рекурсивного восстановления потокового видео на сервере службы хостинга, за счет чего пользователи видеоигр-боевиков или приложений получают восприятие мгновенное ответной реакции в игре.

Изобретение относится к обеспечению серверного центра для размещения потокового интерактивного видео с малой задержкой. Техническим результатом является обеспечение рекурсивного восстановления потокового видео на сервере службы хостинга, за счет чего пользователи видеоигр-боевиков или приложений получают восприятие мгновенное ответной реакции в игре.

Изобретение относится к средствам удаленной работы с графическими приложениями. Техническим результатом является повышение стабильности удаленной работы с графическими приложениями за счет управления скоростью передачи кадров и прогрессивного текстурного рендеринга.

Изобретение относится к системам распространению электронной информации. Технический результат заключается в повышении эффективности предоставления информации целевым пользователям. Система содержит информационную службу, выполненную с возможностью предоставления услуг по распространению информации, пользовательские устройства для получения услуг по распространению информации, транспортную структуру, выполненную с возможностью осуществлять обмен информацией с сетевыми объектами, причем транспортная структура выполнена с возможностью сбора метаданных, причем метаданные являются динамически обновляемыми для точного представления сетевых объектов в сети по распространению информации, при этом информационная служба выполнена с возможностью анализа транспортной структуры для идентификации целевых пользователей устройств для предоставления выбранной информации от информационной службы и одну или более третьих сторон, которым обеспечен доступ к упомянутой транспортной структуре для вставки метаданных по третьим сторонам для идентификации и предоставления информации третьих сторон целевым пользователям устройств. 2 н. и 11 з.п. ф-лы, 11 ил.

Изобретение относится к бортовому радиоэлектронному оборудованию. Техническим результатом является повышение надежности. Интегрированный контроллер автономной работы содержит модуль управления, подключенный посредством мультиплексного канала информационного обмена к комплексу бортового оборудования, а посредством внутриблочного интерфейса к модулям преобразования уровней, соответствующие входы-выходы которых соединены с авиационными средствами поражения и органами управления летательного аппарата, а также снабжен вторым мультиплексным каналом информационного обмена, соединяющим модуль управления с авиационными средствами поражения, а в каждый из модулей преобразования уровней введен управляющий автомат, выполненный с возможностью формирования и выдачи команд управления на авиационные средства поражения при отказе модуля управления по командам летчика от органов управления летательного аппарата, причем входы модулей преобразования уровней соединены с выходом модуля управления отдельными линиями связи. 1 ил.

Изобретение относится к способу, устройству и системе для защиты источников подачи электропитания от электростатического разряда. Техническим результатом является повышение эффективности управления электропитанием. Устройство содержит блок таймера, имеющий точку подключения с первым сигналом подачи электропитания и выполненный с возможностью генерирования первого сигнала таймера, основываясь на первом сигнале подачи электропитания; и блок фиксации, соединенный с блоком таймера и имеющий точку подключения со вторым сигналом подачи электропитания, выполненный с возможностью ограничения второго сигнала подачи электропитания в ответ на электростатический разряд (ESD) в точке подключения со вторым сигналом подачи электропитания, на время, продолжительность которого основана на уровне сигнала первого сигнала таймера. 4 н. и 24 з.п. ф-лы, 12 ил.

Изобретение относится к устройствам дистанционного управления. Техническим результатом является обеспечение управления устройством воспроизведения контента. Результат достигается тем, что идентифицируют зарегистрированное устройство из экранного ввода с помощью камеры, принимают пользовательский ввод для идентифицированного устройства и передают команду управления, соответствующую вводу, в идентифицированное устройство. 4 н. и 18 з.п. ф-лы, 13 ил.

Изобретение относится к микропроцессорным системам управления как бытовыми, так и промышленными приборами. Технический результат заключается в обеспечении автоматизации выбора начального режима работы прибора за счет микропроцессорного блока задания режима работы прибора. Технический результат достигается за счет интеллектуального микропроцессорного устройства автоматического управления приборами, которое состоит из электромеханического соединительного устройства, микроконтроллера, управляющего выбранным начальным режимом работы прибора, и подключенного к нему дисплея, микропроцессорного блока задания начального режима работы прибора, установленного между электромеханическим соединительным устройством и микроконтроллером, управляющим выбранным начальным режимом работы прибора, состоящего из блока преобразования сигнала и микроконтроллера с программой. 1 ил.

Изобретение относится к области установки и обновления программного обеспечения. Техническим результатом является повышение надежности установки и обновления программного обеспечения прикладного терминала в домашней сети. Прикладной терминал включают и подключают его к домашнему шлюзу; домашний шлюз автоматически отправляет на прикладной терминал запрос на получение программного обеспечения, при этом срабатывает таймер ожидания ответа, отправленного прикладным терминалом; если ответ не получен до истечения времени, установленного таймером, запрос на установку программного обеспечения отправляют на прикладной терминал; если ответ получен до истечения времени, установленного таймером, и номер версии, содержащийся в ответе, более старый, запрос на обновление программного обеспечения отправляют на прикладной терминал; прикладной терминал осуществляет операции по установке или обновлению программного обеспечения согласно вводимой пользователем информации. В настоящем изобретении применен конфиденциальный протокол передачи данных между домашним шлюзом и прикладным терминалом в домашней сети для автоматического определения состояния программного обеспечения на прикладном терминале, домашний шлюз передает при необходимости прикладному терминалу данные о программном обеспечении, тем сам реализуется установка или обновление программного обеспечения прикладного терминала в существующей домашней сети. 2 н. и 4 з.п. ф-лы, 2 ил.

Изобретение относится к области вычислительной техники и может быть использовано в высокопроизводительных микропроцессорных системах. Технический результат заключается в повышении производительности микропроцессора путем обеспечения возможности использования дополнительных инструкций для управления сопроцессорами, в том числе и потоковыми. Технический результат достигается за счет того, что гибридный микропроцессор содержит системный контроллер, кэш-память второго уровня, блок управления памятью, буфер инструкций, целочисленное АЛУ и блок вещественной арифметики, дополнительно снабжен блоком передекодирования инструкций и блоком управления архитектурно-зависимых регистров. 3 ил.

Изобретение относится к системе моделирования виртуального сообщества пользователей информационной среды. Технический результат заключается в повышении быстродействия системы за счет локализации адресов записей входных транзакций по идентификаторам имитируемых сообщений, а также в формировании нарастающего итога результатов обработки транзакций в реальном масштабе времени. Система содержит модуль оценки результатов выполнения входных транзакций, модуль фиксации процесса исполнения транзакций, модуль имитационного исполнения транзакций, модуль идентификации потоков данных исполняемых транзакций, модуль селекции циклов обработки данных, модуль определения количественных параметров транзакций, модуль селекции интервалов приема имитируемых транзакций и модуль управления базой данных. 10 ил.

Изобретение относится к способу совместной обработки данных. Технический результат заключается в повышении точности определения внесенных изменений в редактируемые тексты за счет обеспечения совместного редактирования текста пользователями и подсчета статистики вносимых изменений в текст. Способ включает фиксацию изменений, сделанных каждым пользователем в процессе работы над рукописью, фиксацию контрольных версий в процессе редактирования рукописи на основе полученной информации, определение процента участия каждого автора в процессе работы над документом. 4 ил., 1 табл.

Изобретение относится к области внесения изменений в дистрибутив программного обеспечения. Технический результат настоящего изобретения заключается в обеспечении изменения дистрибутива программного обеспечения для конечного пользователя с использованием способа изменения дистрибутива программного обеспечения без повторного вычисления цифровых подписей для файлов внутри дистрибутива. Способ изменения дистрибутива содержит этапы, на которых создают дистрибутив программного обеспечения, который является АРК-файлом, при помощи средства сборки, при этом дистрибутив содержит сжатые данные файлов и цифровые подписи ко всем файлам; определяют, необходимо ли вносить изменения в созданный дистрибутив с помощью средства внесения изменений; определяют размер вносимых изменений с помощью средства внесения изменений; если размер изменений не превышает заданный порог, с помощью средства внесения изменений вносят изменения в секцию комментариев в дистрибутиве без повторного вычисления цифровых подписей для файлов внутри дистрибутива; если размер изменений превышает заданный порог, с помощью средства внесения изменений вносят изменения в области смещения между файловой структурой дистрибутива и сжатыми данными в дистрибутиве без повторного вычисления цифровых подписей для файлов внутри дистрибутива. 4 з.п. ф-лы, 4 ил.

Изобретение относится к вычислительной технике и дискретной автоматике и может быть использовано для построения устройств управления в системах обработки информации, а также для управления технологическими процессами в реальном времени. Техническим результатом является упрощение конструкции автомата. В структуру автомата введен специализированный коммутатор, который по коду состояния автомата y1y2…ym производит выбор значения безусловного перехода α0, значения условного перехода αj и наличие α¯,которые не должны появляться при заданном алгоритме управления. Схема выбора автомата по тому же коду y1y2…ym осуществляет передачу α0 или αj на вход комбинационной схемы автомата, вычисляющей y1y2…ym по входному коду x1x2…xm и значению логического условия αj. Схема выбора формирует также сигнал ошибки в работе автомата на основе логического анализа α0, αj, α¯. 12 ил., 4 табл.

Наверх