Способ работы символьного порогового элемента в символьном мажоритарном декодере

Изобретение относится к области вычислительной техники. Технический результат заключается в обеспечении возможности выбора решения символьного порогового элемента среди многих значений символов проверок, что и позволяет увеличить скорость декодирования. Такой результат достигается тем, что с некоторого числа ячеек синдромного регистра декодера на вход вычислителя направляют значения символов проверок используемого кода, содержимое которых направляют далее в блок сравнения символов и в блок определения частоты их появления, который выносит решение о значении ошибки, при этом в символьный пороговый элемент введены два массива памяти, в одном из которых хранят значения проверок, а во втором - количество проверок из всех возможных их значений, поступивших на вход декодера.

 

Изобретение относится к области вычислительной техники, а именно к устройствам, входящим в состав аппаратуры и программного обеспечения для систем коррекции ошибок при передаче, хранении, чтении и восстановлении цифровых данных. Оно может быть использовано в декодерах цифровых потоков с большой вероятностью ошибки в корректируемых данных.

Декодеры цифровых потоков широко используются для того, чтобы исправлять ошибки при передаче и хранении цифровых данных. Техническая и экономическая польза применения систем кодирования состоит в том, что кодирование многократно повышает к.п.д. используемых каналов, что особенно важно для чрезвычайно дорогих спутниковых и космических каналов связи. Одним из главных элементов в символьном декодере, обеспечивающем повышение достоверности принимаемой информации в каналах связи, особенно с высоким уровнем помех, является символьный пороговый элемент (СПЭ).

Известны декодеры корректирующих кодов на основе многопороговых декодеров блоковых и сверточных недвоичных (символьных) кодов. Они работают таким образом, что при заданном числе проверок, поступающих на вход единственного активного устройства, СПЭ ищет наиболее часто встречающиеся значения символов проверок (0 или 1, а возможно, и другие значения). Если наиболее часто встречающееся значение проверки оказывается на величину Т (Т>=0) более частым, чем второе по частоте появления значение, то информационный символ, контролируемый этими проверками, изменяется (см. Золотарев В.В., Овечкин Г.В. Помехоустойчивое кодирование. Справочник. М., Горячая линия - Телеком, 2004, с.59-64).

Однако данный алгоритм работы СПЭ не обеспечивает возможность выбора решения СПЭ среди многих значений символов проверок. Наиболее близким к изобретению по технической сущности и достигаемому результату является способ работы символьного порогового элемента в символьном мажоритарном декодере, заключающийся в том, что с некоторого числа ячеек синдромного регистра декодера на вход вычислителя направляют значения символов проверок используемого кода, содержимое которых направляют далее в блок сравнения символов и в блок определения частоты их появления, который выносит решение о значении ошибки (см. патент RU №2377722, кл. H03M 13/43, 27.12.2009).

Однако данный способ работы СПЭ также не обеспечивает возможность выбора решения СПЭ среди многих значений символов проверок.

Задачей, на решение которой направлено настоящее изобретение, является устранение указанных недостатков.

Технический результат заключается в том, что достигается возможность выбора решения СПЭ среди многих значений символов проверок, что и позволяет увеличить скорость декодирования.

Указанная задача решается, а технический результат достигается за счет того, что способ работы символьного порогового элемента в символьном мажоритарном декодере заключается в том, что с некоторого числа ячеек синдромного регистра декодера на вход вычислителя направляют значения символов проверок используемого кода, содержимое которых направляют далее в блок сравнения символов и в блок определения частоты их появления, который выносит решение о значении ошибки, при этом в символьный пороговый элемент введены два массива памяти, в одном из которых хранят значения проверок, а во втором - количество проверок из всех возможных их значений, поступивших на вход декодера.

Способ работы символьного порогового элемента в символьном мажоритарном декодере реализуется следующим образом.

С некоторого числа ячеек синдромного регистра декодера на вход вычислителя направляют значения символов проверок используемого кода, содержимое которых направляют далее в блок сравнения символов и в блок определения частоты их появления, который выносит решение о значении ошибки.

Для случая более чем двух возможных значений из q возможных, q>2, проверок в символьный пороговый элемент введены два массива памяти, в одном из которых хранят значения проверок, а во втором - количество проверок из всех возможных их значений, поступивших на вход декодера, при этом вначале берут некоторый рабочий массив памяти и начинают заполнять его символами проверок. Сначала первый символ помещается в первую ячейку массива, а еще в один ее счетчик (в дополнительном массиве памяти, первоначально нулевом) записывается единичка. Затем следующие символы проверки последовательно сравниваются с содержимым уже заполненных ячеек этой памяти. Если они совпадут с какой-либо ячейкой массива, то соответствующий ему счетчик увеличивается на единицу. Если в массиве не встречалось еще такое же значение проверки, то это значение записывается в первую же следующую свободную ячейку массива, а счетчик этой ячейки становится равным 1. После того как все проверки учтены таким образом в рабочем массиве и в массиве счетчиков, два наиболее часто встречающихся значения проверок находятся обычным образом. Они и используются при вынесении решения СПЭ о необходимости изменения декодируемого символа или об отказе от его изменения.

Проверка путем моделирования работы СПЭ в составе полного символьного декодера на персональном компьютере с помощью программы на языке C++ показала, что при типичных параметрах кодирования на серийных компьютерах с обычными процессорами СПЭ работает даже при большом уровне шума со скоростью от 5 до 20 Мбит/с, что позволяет во многих случаях даже не разрабатывать для декодера специализированные программируемые логические интегральные схемы, а применять для исправления ошибок в цифровых потоках именно программные версии декодера, поскольку он демонстрирует высокие уровни производительности, что является подтверждением простого рационального и быстрого способа реализации СПЭ в декодере.

При этом способе объем используемой памяти в СПЭ не превышает 2*d слов, где d - кодовое расстояние применяемого кода, что крайне мало. Учитывая, что d обычно не превышает 50, такой СПЭ будет быстро и успешно работать в любых символьных декодерах недвоичных кодов, что позволяет ему быстро проводить необходимые вычисления при минимуме необходимой для этого памяти.

Способ работы символьного порогового элемента в символьном мажоритарном декодере, заключающийся в том, что с некоторого числа ячеек синдромного регистра декодера на вход вычислителя направляют значения символов проверок используемого кода, содержимое которых направляют далее в блок сравнения символов и в блок определения частоты их появления, который выносит решение о значении ошибки, отличающийся тем, что в символьный пороговый элемент введены два массива памяти, в одном из которых хранят значения проверок, а во втором - количество проверок из всех возможных их значений, поступивших на вход декодера.



 

Похожие патенты:
Изобретение относится к области вычислительной техники и может быть использовано в декодерах цифровых потоков. Техническим результатом является повышение скорости декодирования.

Изобретение относится к технике передачи данных, в частности к адоптивным декодерам мажоритарного декодирования. .
Изобретение относится к декодированию помехоустойчивого кода. .

Изобретение относится к телемеханике и вычислительной технике и может быть использовано в системах передачи и обработки дискретной информации для исправления ошибок при многократном повторении сообщений.

Изобретение относится к электросвязи и может быть использовано в цифровых системах передачи информации. .

Изобретение относится к вычислительной технике и технике связи. .

Изобретение относится к автоматике и вычилительной технике и является усовершенствованием извесного устройства по а.с. .

Изобретение относится к электросвязи, может использоваться в системах передачи информации и является усовершенствованием известного устройства по авт.св. .

Изобретение относится к автоматике и вычислительной технике и может быть использовано при обработке резервированной по времени информации . .

Изобретение относится к электросвязи и может использоваться для мажоритарного декодирования многократно повторенных сообщений. .

Изобретение относится к системам телекоммуникаций и вычислительной технике и может найти применение в устройствах приема информации из канала передачи или воспроизведения информации с высоким уровнем ошибок. Техническим результатом изобретения является обеспечение возможности исправления ошибок, в том числе и за пределами гарантированно исправляемой кратности ошибок, при сохранении возможности быстрой обработки кодовой комбинации. Заявленное устройство содержит блок обработки входной последовательности, блок вычисления информационных элементов, выполненный с возможностью вычисления информационных комбинаций на основе двойственного базиса, блок хранения вычисленных элементов и блок принятия решения, содержащий блок поиска максимального значения счетчиков, блок вывода результата декодирования, блок вычисления разности между значениями счетчиков, блок сравнения с порогом. 4 з.п. ф-лы, 6 ил.

Изобретение относится к системам телекоммуникаций и вычислительной технике и может найти применение в устройствах приема информации из канала передачи или воспроизведения информации с высоким уровнем ошибок. Техническим результатом изобретения является обеспечение возможности исправления ошибок, в том числе и за пределами гарантированно исправляемой кратности ошибок, при сохранении возможности быстрой обработки кодовой комбинации. Устройство содержит блок обработки входной последовательности, блок вычисления информационных элементов, выполненный с возможностью вычисления информационных комбинаций на основе двойственного базиса, блок хранения вычисленных элементов, состоящий из n идентичных блоков памяти, и блок принятия решения, выполненный с возможностью принятия решения о наличии неисправляемой ошибки в принятой кодовой комбинации. 5 з.п. ф-лы, 10 ил., 1 прилож.

Изобретение относится к телемеханике и вычислительной технике и может быть использовано в системах передачи и обработки дискретной информации для коррекции ошибок при повторении сообщения. Технический результат заключается в повышении помехоустойчивости в условиях интенсивного воздействия помех, приводящих к значительному искажению одноименных символов при повторении сообщения. В устройстве, содержащем четыре регистра сдвига с переключателями, решающий блок, синхронизатор с соответствующими связями, дополнительно введены пятый регистр сдвига с переключателем, кодопреобразователь, второй решающий блок, формирователь результата с соответствующими связями. Это позволило расширить набор решающих правил на ограниченном объеме памяти. Предложенный набор решающих правил исправляет ошибки в одноименных символах до четырехкратных включительно и пятикратных ошибок. Это ведет к увеличению помехоустойчивости, так как уменьшается эквивалентная вероятность искажения единичного символа в итоговой комбинации, что приводит к уменьшению потерь информации. 6 ил., 5 табл.

Изобретение относится к области вычислительной техники и может быть использовано для коррекции ошибок при передаче, хранении, чтении и восстановлении цифровых данных. Техническим результатом является повышение вероятности исправления ошибок. Способ содержит этапы, на которых: после передачи информации по каналу связи начальной части принятого кода ее информационные символы направляют в информационный регистр декодера, а проверочные символы - в синдромный регистр декодера, в котором активный элемент, выполненный в виде первого порогового блока и являющийся первым решающим элементом декодера, используют для анализа и исправления ошибок в контролируемых информационных символах начальной части принятого кода, предварительно увеличивают число ячеек информационного и синдромного регистров в соответствии с числом символов принятого кода и используют дополнительный активный элемент в виде второго порогового элемента для анализа и исправления ошибок в контролируемых информационных символах принятого кода после анализа и исправления ошибок в контролируемых информационных символах в начальной части принятого кода. 3 ил.
Наверх