Логический модуль

Изобретение относится к вычислительной технике. Технический результат - уменьшение аппаратурных затрат и повышение быстродействия. Для этого предложен логический модуль, содержащий четыре информационных входа модуля, два настроечных входа модуля, выход модуля, мажоритарный элемент, элемент И, элемент ИЛИ, причем выход мажоритарного элемента соединен с выходом модуля, при этом первый информационный вход модуля соединен с первым входом мажоритарного элемента, второй информационный вход модуля соединен со вторым входом мажоритарного элемента, третий информационный вход модуля соединен с третьим входом мажоритарного элемента, четвертый информационный вход модуля соединен с четвертым входом мажоритарного элемента, первый настроечный вход модуля соединен с пятым входом мажоритарного элемента, первым входом элемента ИЛИ и с первым входом элемента И, второй настроечный вход модуля соединен со вторым входом элемента ИЛИ и со вторым входом элемента И, выход элемента ИЛИ соединен с шестым входом мажоритарного элемента, выход элемента И соединен с седьмым входом мажоритарного элемента. 1 ил., 1 табл.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известен логический преобразователь (патент РФ 2281545, кл. G06F 7/57, 2006 г.), который содержит 7 мажоритарных элементов, четыре информационных входа, два настроечных входа, выход и реализует любую из четырех простых симметричных булевых функций при соответствующих настройках.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного логического преобразователя, относятся большие аппаратурные затраты и низкое быстродействие.

Известен логический преобразователь (патент РФ 2417404, кл. G06F 7/57, 2011 г.), который содержит 6 мажоритарных элементов, четыре информационных входа, два настроечных входа, выход и реализует любую из четырех простых симметричных булевых функций при соответствующих настройках.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного логического преобразователя, относятся большие аппаратурные затраты и низкое быстродействие.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, логический модуль (патент РФ 2286594, кл. G06F 7/57, 2006 г.), предназначенный для реализации простых симметричных булевых функций, зависящих от четырех аргументов, содержащий четыре информационных входа модуля, два настроечных входа модуля, выход модуля, три мажоритарных элемента, два элемента И, два элемента ИЛИ.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного логического преобразователя, относятся большие аппаратурные затраты и низкое быстродействие.

Техническим результатом изобретения является уменьшение аппаратурных затрат и повышение быстродействия при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем четыре информационных входа модуля, два настроечных входа модуля, выход модуля, мажоритарный элемент, элемент И, элемент ИЛИ, причем выход мажоритарного элемента соединен с выходом модуля, согласно изобретению мажоритарный элемент имеет семь входов, первый информационный вход модуля соединен с первым входом мажоритарного элемента, второй информационный вход модуля соединен со вторым входом мажоритарного элемента, третий информационный вход модуля соединен с третьим входом мажоритарного элемента, четвертый информационный вход модуля соединен с четвертым входом мажоритарного элемента, первый настроечный вход модуля соединен с пятым входом мажоритарного элемента, первым входом элемента ИЛИ и с первым входом элемента И, второй настроечный вход модуля соединен со вторым входом элемента ИЛИ и со вторым входом элемента И, выход элемента ИЛИ соединен с шестым входом мажоритарного элемента, выход элемента И соединен с седьмым входом мажоритарного элемента.

На фиг. 1 представлена схема предлагаемого логического модуля.

Логический модуль содержит четыре информационных входа модуля 1, 2, 3, 4, два настроечных входа модуля 5, 6, выход модуля 7, мажоритарный элемент 8, элемент ИЛИ 9, элемент И 10, причем выход мажоритарного элемента 8 соединен с выходом модуля 7, первый информационный вход модуля 1 соединен с первым входом мажоритарного элемента 8, второй информационный вход модуля 2 соединен со вторым входом мажоритарного элемента 8, третий информационный вход модуля 3 соединен с третьим входом мажоритарного элемента 8, четвертый информационный вход модуля 4 соединен с четвертым входом мажоритарного элемента 8, первый настроечный вход модуля 5 соединен с пятым входом мажоритарного элемента 8, первым входом элемента ИЛИ 9 и с первым входом элемента И 10, второй настроечный вход модуля 6 соединен со вторым входом элемента ИЛИ 9 и со вторым входом элемента И 10, выход элемента ИЛИ 9 соединен с шестым входом мажоритарного элемента 8, выход элемента И 10 соединен с седьмым входом мажоритарного элемента 8.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый-четвертый информационные входы 1, 2, 3, 4 подаются соответственно двоичные сигналы X₁, Х₂, Х₃, Х₄∈{0, 1}. На настроечные входы модуля 5, 6 подаются в соответствии с заданной реализуемой симметричной логической функцией двоичные сигналы Y₁, Y₂∈{0, 1}. В таблице приведены значения настроечных сигналов Y₁, Y₂ и реализуемые при этом на выходе 7 модуля симметрические логические функции четырех переменных (Z).

Мажоритарный элемент 8 формирует на своем выходе сигнал «1», если четыре и более сигнала на его входах равны «1». В зависимости от значений настроечных сигналов Y₁, Y₂ изменяются значения сигналов на входах 5, 6, 7 мажоритарного элемента 8 и, соответственно, реализуемая симметричная логическая функция от четырех переменных.

Сравним характеристики прототипа и заявляемого устройства. В прототипе 3 мажоритарных элемента, 2 элемента И и 2 элемента ИЛИ. В заявленном устройстве 1 мажоритарный элемент, один элемент И и один элемент ИЛИ. В прототипе задержка информационного сигнала происходит в трех последовательно соединенных элементах, а в заявленном устройстве - только в мажоритарном элементе. Следовательно, заявленное устройство имеет меньшую аппаратную сложность и большее быстродействие при сохранении функциональных возможностей прототипа.

Логический модуль, предназначенный для реализации простых симметричных булевых функций, зависящих от четырех аргументов, содержащий четыре информационных входа модуля, два настроечных входа модуля, выход модуля, мажоритарный элемент, элемент И, элемент ИЛИ, причем выход мажоритарного элемента соединен с выходом модуля, отличающийся тем, что в нем мажоритарный элемент имеет семь входов, первый информационный вход модуля соединен с первым входом мажоритарного элемента, второй информационный вход модуля соединен со вторым входом мажоритарного элемента, третий информационный вход модуля соединен с третьим входом мажоритарного элемента, четвертый информационный вход модуля соединен с четвертым входом мажоритарного элемента, первый настроечный вход модуля соединен с пятым входом мажоритарного элемента, первым входом элемента ИЛИ и с первым входом элемента И, второй настроечный вход модуля соединен со вторым входом элемента ИЛИ и со вторым входом элемента И, выход элемента ИЛИ соединен с шестым входом мажоритарного элемента, выход элемента И соединен с седьмым входом мажоритарного элемента.