Устройство обработки логической информации

Авторы патента:

Козелков Олег Александрович (RU)

G06F7/57 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)

Владельцы патента RU 2610673:

Козелков Олег Александрович (RU)

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики и функциональных узлов систем управления. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации простых симметричных функций, самодвойственных и бесповторных булевых функций, зависящих от трех аргументов. Устройство обработки логической информации содержит пять входов устройства 1,2,3,4,5, выходы устройства 6 и 7, два элемента НЕ 8, 9, два элемента И 10, 11, элемент РАВНОЗНАЧНОСТЬ 12, элемент ИЛИ 13, мультиплексор 14. 1 ил., 2 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известен логический модуль (патент РФ 2542920, кл. G06F 7/57, 2015 г.), который содержит четыре мажоритарных элемента, четыре входа, выход и реализующий простые симметричные булевые функции от трех аргументов при соответствующих настройках.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного логического модуля, относятся ограниченные функциональные возможности, обусловленные тем, что он не реализует самодвойственные и бесповторные булевые функции, зависящие от трех аргументов.

Известен логический модуль (патент РФ 2398265, кл. G06F 7/57, 2010 г.), который содержит два мажоритарных элемента, элемент И, элемент ИЛИ, пять входов, выход и реализующий простые симметричные булевые функции от трех аргументов при соответствующих настройках.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, логический модуль (патент РФ 2303282, кл. G06F 7/00, 2007 г.), предназначенный для реализации простых симметричных булевых функций, зависящих от трех аргументов, содержащий семь входов, выход, двенадцать элементов И, шесть элементов НЕ, шесть элементов ИЛИ.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации простых симметричных функций, самодвойственных и бесповторных булевых функций, зависящих от трех аргументов.

Указанный технический результат при осуществлении изобретения достигается тем, что в устройство обработки логической информации, предназначенное для реализации симметричных, самодвойственных и бесповторных булевых функций, зависящих от трех аргументов, содержащее пять входов устройства, выход устройства, два элемента И, элемент ИЛИ, два элемента НЕ, причем первый вход устройства соединен с первым входом первого элемента И и первым входом второго элемента И, второй вход устройства соединен с входом первого элемента НЕ, введены дополнительно мультиплексор с тремя адресными входами и восемью информационными входами, элемент РАВНОЗНАЧНОСТЬ, второй выход устройства, причем первый вход устройства соединен с вторым и пятым информационными входами мультиплексора, первым входом элемента РАВНОЗНАЧНОСТЬ и первым входом элемента ИЛИ, второй вход устройства соединен с четвертым информационным входом мультиплексора, вторым входом второго элемента И, вторым входом элемента РАВНОЗНАЧНОСТЬ и вторым входом элемента ИЛИ, выход элемента НЕ соединен с вторым входом первого элемента И, выход первого элемента И соединен с первым информационным входом мультиплексора и через второй элемент НЕ с седьмым информационным входом мультиплексора, выход второго элемента И соединен с третьим информационным входом мультиплексора, выход элемента РАВНОЗНАЧНОСТЬ соединен с шестым информационным входом мультиплексора, выход элемента ИЛИ соединен с восьмым информационным входом мультиплексора, третий вход устройства соединен с первым адресным входом мультиплексора, четвертый вход устройства соединен с вторым адресным входом мультиплексора, пятый вход устройства соединен с третьим адресным входом мультиплексора, прямой выход мультиплексора соединен с первым выходом устройства, инверсный выход мультиплексора соединен с вторым выходом устройства.

На чертеже представлена схема устройства обработки логической информации, которое содержит пять входов устройства 1,2,3,4,5, выходы устройства 6 и 7, два элемента НЕ 8, 9, два элемента И 10,11, элемент РАВНОЗНАЧНОСТЬ 12, элемент ИЛИ 13, мультиплексор 14, причем первый вход устройства 1 соединен с первым входом первого элемента И 10 и первым входом второго элемента И 11, с вторым и пятым информационными входами мультиплексора 14, первым входом элемента РАВНОЗНАЧНОСТЬ 12 и первым входом элемента ИЛИ 13, второй вход устройства 2 соединен с входом первого элемента НЕ 8, с четвертым информационным входом мультиплексора 14, вторым входом второго элемента И 11, вторым входом элемента РАВНОЗНАЧНОСТЬ 12 и вторым входом элемента ИЛИ 13, выход элемента НЕ 8 соединен с вторым входом первого элемента И 10, выход первого элемента И 10 соединен с первым информационным входом мультиплексора 14 и через второй элемент НЕ 9 с седьмым информационным входом мультиплексора 14, выход второго элемента И 11 соединен с третьим информационным входом мультиплексора 14, выход элемента РАВНОЗНАЧНОСТЬ 12 соединен с шестым информационным входом мультиплексора 14, выход элемента ИЛИ 13 соединен с восьмым информационным входом мультиплексора 14, третий вход устройства 3 соединен с первым адресным входом мультиплексора 14, четвертый вход устройства 4 соединен с вторым адресным входом мультиплексора 14, пятый вход устройства 5 соединен с третьим адресным входом мультиплексора 14, прямой выход мультиплексора 14 соединен с первым выходом 6 устройства, инверсный выход мультиплексора 14 соединен с вторым выходом 7 устройства.

Работа устройства обработки логической информации осуществляется следующим образом.

В зависимости от значений входных сигналов Y₁, Y₂, Y₃, Y₄, Y₅, на входах 1, 2, 3, 4, 5 устройства, на выходах его элементов, на прямом выходе 6 устройства (Z) и на инверсном выходе 7 реализуются булевые функции, приведенные в табл. 1

Устройство реализует следующие булевые функции от трех аргументов (X₁, X₂, X₃):

- симметричные булевые функции (C₁, C₂, C₃);

- самодвойственные булевые функции (S₁, S₂, S₃, S₄, S₅, S₆);

- бесповторные булевые функции (B₁, B₂, B₃, B₄).

Для реализации заданных булевых функций необходимо на входы 1, 2, 3, 4, 5 устройства подать настроечные сигналы из множества в соответствии с таблицей настроек и видом реализуемой булевой функцией. Значения настроечных сигналов приведены в табл. 2. На инверсном выходе 7 реализуется обратная булевая функция.

Сравнение характеристик прототипа и заявляемого устройства показывает, что заявленное устройство имеет более широкие функциональные возможности, т.к. реализует не только симметричные булевые функции, но и самодвойственные и бесповторные булевые функции.

Устройство обработки логической информации, предназначенное для реализации симметричных, самодвойственных и бесповторных булевых функций, зависящих от трех аргументов, содержащее пять входов устройства, выход устройства, два элемента И, элемент ИЛИ, два элемента НЕ, причем первый вход устройства соединен с первым входом первого элемента И и первым входом второго элемента И, второй вход устройства соединен с входом первого элемента НЕ, отличающееся тем, что содержит мультиплексор с тремя адресными входами и восемью информационными входами, элемент РАВНОЗНАЧНОСТЬ, второй выход устройства, причем первый вход устройства соединен с вторым и пятым информационными входами мультиплексора, первым входом элемента РАВНОЗНАЧНОСТЬ и первым входом элемента ИЛИ, второй вход устройства соединен с четвертым информационным входом мультиплексора, вторым входом второго элемента И, вторым входом элемента РАВНОЗНАЧНОСТЬ и вторым входом элемента ИЛИ, выход элемента НЕ соединен с вторым входом первого элемента И, выход первого элемента И соединен с первым информационным входом мультиплексора и через второй элемент НЕ с седьмым информационным входом мультиплексора, выход второго элемента И соединен с третьим информационным входом мультиплексора, выход элемента РАВНОЗНАЧНОСТЬ соединен с шестым информационным входом мультиплексора, выход элемента ИЛИ соединен с восьмым информационным входом мультиплексора, третий вход устройства соединен с первым адресным входом мультиплексора, четвертый вход устройства соединен с вторым адресным входом мультиплексора, пятый вход устройства соединен с третьим адресным входом мультиплексора, прямой выход мультиплексора соединен с первым выходом устройства, инверсный выход мультиплексора соединен с вторым выходом устройства.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики и функциональных узлов систем управления. Технический результат заключается в обеспечение реализации для любого количества аргументов булевых функций вида X1~…~Xn, X1⊕…⊕Xn, симметричных булевых функций с прямым и инверсным вхождением аргументов в конъюнкцию.

Автоматизированная информационная система учета нефти в автоцистернах // 2609748

Автоматизированная информационная система учета нефти в автоцистернах предназначена для организации эффективного учета сырой нефти, доставляемой в приемо-сдаточные пункты в автоцистернах, формирования приемо-сдаточной и отчетной документации.

Логический процессор // 2609744

Логический модуль // 2609743

Изобретение относится к вычислительной технике. Технический результат - уменьшение аппаратурных затрат и повышение быстродействия.

Селектор двоичных чисел // 2606311

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Электронное устройство, система обработки информации, устройство управления информацией, способ обработки информации и программа для обработки информации // 2604515

Изобретение относится к технологиям аутентификации при использовании электронных устройств. Техническим результатом является обеспечение аутентификации посредством установлении собственных элементов ввода, в качестве элементов ввода для аутентификации, для отдельных прикладных программ.

Программируемое логическое устройство // 2602780

Изобретение относится к вычислительной технике и может быть использовано в отказоустойчивых, радиационно-стойких программируемых логических интегральных схемах (ПЛИС) для вычисления логических функций.

Логический преобразователь // 2602331

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия при сохранении функциональных возможностей прототипа - реализации симметричных булевых функций пяти переменных при соответствующих настройках.

Система управления транспортным средством // 2601837

Изобретение относится к системе управления транспортным средством. Технический результат заключается в обеспечении возможности автоматизированного управления транспортным средством.

Система автоматизированного сбора и обработки данных gps-мониторинга // 2598787

Изобретение относится к автоматизированным системам управления автотранспортом на предприятии. Технический результат изобретения заключается в автоматизации обработки данных и возможности формирования сводной информации в виде различных отчетов.

Мажоритарный модуль для систем с реконфигурацией // 2610676

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления с реконфигурацией. Техническим результатом изобретения является создание мажоритарного модуля, обеспечивающего реализацию мажоритарных функций, зависящих от трех аргументов, при четырех информационных входах модуля. Для этого предложен мажоритарный модуль для систем с реконфигурацией, который содержит четыре информационных входа модуля 1, 2, 3, 4, два настроечных входа модуля 5, 6, выход модуля 7, мажоритарный элемент 8, элементы И 9, 10, 11, 12, 13, 14, элементы ИЛИ 15, 16, 17, 18, 19, два элемента НЕ 20, 21. 1 ил., 1 табл.

Универсальный логический модуль // 2610678

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации простых симметричных функций и бесповторных булевых функций, зависящих от четырех переменных. Универсальный логический модуль содержит шесть входов модуля 1, 2, 3, 4, 5, 6, первый элемент И 7, мажоритарный элемент 8, первый элемент ИЛИ 9, второй элемент И 10, второй элемент ИЛИ 11, мультиплексор 12 с тремя адресными входами и восемью информационными входами, выход модуля 13. 1 ил., 3 табл.

Команда векторного типа на поле галуа перемножения, суммирования и накопления // 2613726

Изобретение относится к компьютерной технике и, в частности, к векторной обработке в вычислительной среде. Технический результат заключается в повышении эффективности вычислений на поле Галуа. Технический результат достигается за счет получения процессором для исполнения машинной команды, содержащей поле кода операции для предоставления кода операции, идентифицирующего операцию векторного типа на поле Галуа перемножения, суммирования и накопления, поле первого регистра, используемое для обозначения первого регистра, содержащего первый операнд, поле второго регистра, используемое для обозначения второго регистра, содержащего второй операнд, поле третьего регистра, используемое для обозначения третьего регистра, содержащего третий операнд, поле четвертого регистра, используемое для обозначения четвертого регистра, содержащего четвертый операнд. 3 н. и 17 з.п. ф-лы, 32 ил.

Троичный полный последовательный сумматор (варианты) // 2616887

Группа изобретений относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначена для создания цифровых устройств троичной логики. Техническим результатом является реализация троичных полных последовательных сумматоров. В одном из вариантов троичный полный сумматор на два входа содержит два троичных полусумматора и троичный D-триггер. 2 н.п. ф-лы, 3 ил., 4 табл.

Формирователь симметричных булевых функций // 2616890

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является повышение быстродействия устройства при реализации простых симметричных булевых функций, зависящих от четырех аргументов. Формирователь симметричных булевых функций содержит четыре входа устройства 1, 2, 3, 4, четыре выхода устройства 5, 6, 7, 8, мажоритарный элемент 9, четыре элемента И 10, 11, 12, 13, четыре элемента ИЛИ 14, 15, 16, 17. 1 ил., 2 табл.

Мажоритарный элемент "8 и более из 15" // 2617588

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех, а также может быть использовано как элемент более сложного устройства - блока логической обработки, реализующий заданный мажоритарный алгоритм повышения достоверности по совокупности правил мажоритирования. Техническим результатом изобретения является схемотехническое упрощение, сокращение номенклатуры и числа используемых логических элементов, а также обеспечение возможности реализации мажоритарного элемента на электронных компонентах с изменяемой архитектурой. Мажоритарный элемент выполнен на 15 иерархических уровнях с логическими элементами ИЛИ и двухвходовыми элементами И. 2 ил.

Способ передачи информации // 2618366

Изобретение относится к вычислительным комплексам и компьютерным сетям. Техническим результатом является обеспечение информационного взаимодействия в единой информационной среде объектов. Способ содержит следующие этапы: формирование блока данных о назначении информации путем включения в него данных о назначении объекта и данных, которые входят в состав исходного блока данных об информации, и передача его через сеть передачи данных в приемный пункт той организационной системы, данные об адресе которой входят в состав этого блока данных, в приемном пункте прием блока данных о назначении информации, определение данных об адресе объекта и передача данных о типе информации. При этом фиксируют данные о типе информации и данные об информации, которые тождественны данным о типе информации и данным об информации, входящим в исходный блок данных об информации. 1 з.п. ф-лы, 2 ил.

Мажоритарный модуль // 2618899

Изобретение относится к вычислительной технике. Технический результат изобретения заключается в расширении функциональных возможностей мажоритарного модуля путем реализации бесповторных булевых функций от трех аргументов. Модуль содержит: первый и второй элементы ИЛИ, первый и второй элементы И, причем первый вход модуля соединен с первым входом первого элемента И. Модуль содержит элемент НЕРАВНОЗНАЧНОСТЬ, причем второй вход модуля соединен с первым входом первого элемента ИЛИ и первым входом второго элемента И, третий вход модуля соединен с вторым входом первого элемента ИЛИ и вторым входом второго элемента И, четвертый вход модуля соединен с третьим входом первого элемента ИЛИ и третьим входом второго элемента И, пятый вход модуля соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ, выход первого элемента ИЛИ соединен с вторым входом первого элемента И, выход первого элемента И соединен с первым входом второго элемента ИЛИ, выход второго элемента И соединен с вторым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с вторым входом элемента НЕРАВНОЗНАЧНОСТЬ, выход которого соединен с выходом модуля. 1 ил., 2 табл.

Мажоритарный элемент "4 и более из 7" // 2619197

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех. Техническим результатом изобретения является схемотехническое упрощение, сокращение номенклатуры используемых логических элементов, а также обеспечение возможности реализации мажоритарного элемента на электронных компонентах с изменяемой архитектурой. Мажоритарный элемент выполнен на 7 иерархических уровней с логическими элементами ИЛИ и двухвходовыми элементами И. 2 ил.

Определение длины группы символьных данных, содержащей символ окончания // 2621000

Группа изобретений относится к области обработки текста и может быть использована для определения длины символьных данных, в состав которых входит символ окончания. Техническим результатом является повышение производительности обработки. Символьные данные, длина которых подлежит определению, в параллельном режиме загружаются в один или более векторных регистров. Для загрузки данных в векторный регистр до определенной границы применяется команда, которая также предоставляет возможность определить число загруженных символов с использованием, например, другой команды. Затем применяется команда для определения индекса первого символа окончания, например пустого или нулевого символа, которая в параллельном режиме в данных выполняет поиск символа окончания. Применение этих команд позволяет определить длину символьных данных с использованием только одной команды ветвления. 2 н. и 23 з.п. ф-лы, 27 ил.