Устройство для вычисления модуля комплексного числа

Авторы патента:

G06F7/38 - способы и устройства для выполнения математических операций только над машинными числами, например в двоичном, троичном, десятичном представлении

Владельцы патента RU 2618188:

Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") (RU)

Изобретение относится к устройствам для вычисления модуля комплексного числа. Технический результат заключается в повышении точности вычисления модуля комплексного числа. Устройство содержит первый и второй регистры, первый, второй, третий сумматоры и коммутатор, причем входы разрядов первого и второго регистров подключены к информационным входам устройства, прямые выходы разрядов первого регистра подключены к первой группе входов первого сумматора, инверсные выходы разрядов второго регистра подключены к второй группе входов первого сумматора, прямой и инверсный выходы знакового разряда которого подключены к управляющему входу коммутатора через элемент временной задержки сигналов. 1 ил.

Изобретение относится к области специализированной вычислительной техники, в частности к устройствам для вычисления модулей комплексных чисел.

Известно устройство [А.с. 623202 СССР, 1976] для вычисления модуля комплексного числа, содержащее регистры, сумматоры, коммутаторы, блоки сдвига, элементы НЕ, блок анализа знака.

Недостатком данного устройства является низкое быстродействие.

Наиболее близким к предлагаемому по технической сущности является устройство для вычисления модуля комплексного числа [А.с. 1001085 СССР, 1983], которое содержит регистры, сумматоры и коммутатор, причем входы первого и второго регистров подключены к первому и второму входам устройства, прямые выходы разрядов первого регистра подключены к группе первых входов первого сумматора соответственно, выход коммутатора подключен к первому входу второго сумматора, прямые выходы разрядов первого регистра подключены к первым группам информационных входов первого и второго коммутаторов, вторые группы информационных входов которых подключены к прямым выходам разрядов второго регистра, инверсные выходы которых подключены к группе вторых входов первого сумматора, выход которого подключен к управляющим входам первого и второго коммутаторов, выход второго коммутатора подключен к второму входу второго сумматора, выход которого подключен к выходу устройства.

Недостатком известного устройства является низкая точность результатов.

Задачей настоящего изобретения является повышение точности выходной информации.

Технический результат предлагаемого изобретения - возможность получения более точного результата при неуменьшении разрядности, либо снижение разрядности входных данных (сокращение аппаратурных затрат) при сохранении прежней точности.

Технический результат достигается предложенным устройством для вычисления модуля комплексного числа, которое содержит первый и второй регистры, первый, второй, третий сумматоры и коммутатор, причем входы разрядов первого и второго регистров подключены к информационным входам устройства, прямые выходы разрядов первого регистра подключены к первой группе входов первого сумматора, инверсные выходы разрядов второго регистра подключены к второй группе входов первого сумматора, прямой и инверсный выходы знакового разряда которого подключены к управляющему входу коммутатора через элемент временной задержки сигналов, устройство содержит также третий сумматор, причем первая группа входов второго сумматора подключена к прямым выходам разрядов первого регистра, (n-2) старших разрядов которого подключены к первой группе входов третьего сумматора, вторая группа входов которого подключена к прямым выходам разрядов второго регистра, прямые выходы (n-2) старших разрядов которого подключены к второй группе входов второго сумматора, выходы разрядов второго и третьего сумматоров подключены к первой и второй группе информационных входов коммутатора соответственно, выход которого подключен к выходу устройства (n -двоичная разрядность исходных чисел).

Введение элемента временной задержки сигналов между выходом первого сумматора и управляющим входом коммутатора позволило предотвратить "гонки" в электронных цепях и, таким образом, обеспечить повышение точности (достоверности) выходного результата - модуль комплексных чисел.

Предложенное устройство имеет изобретательский уровень, так как из опубликованных научных данных и существующих технических решений явным образом не следует, что заявляемая совокупность блоков, узлов и связей между ними позволяют повысить достоверность (информативность) выходных результатов.

Предложенное устройство для вычисления модуля комплексного числа промышленно применимо, поскольку его техническая реализация возможна с использованием типовых элементов микроэлектронной техники (интегральных логических схем).

На чертеже представлена структурная схема устройства для вычисления модуля комплексного числа. Заявленное устройство содержит первый 1 и второй 2 регистры, первый 3, второй 4 и третий 5 сумматоры, коммутатор 6 и элемент 7 временной задержки сигналов, включенный между выходом первого сумматора и управляющим входом коммутатора.

Устройство работает следующим образом. В начальный момент времени в первый регистр 1 и второй регистр 2 заносятся соответственно n-разрядные мантиссы прямых кодов действительной и мнимой составляющих комплексного числа.

С выхода первого регистра 1 прямой код действительной составляющей поступает на первые входы первого 3 и второго 4 сумматора, а (n-2) старших разрядов этого кода - на первый вход третьего сумматора 5.

С выхода второго регистра 2 инверсный код мнимой составляющей поступает на второй вход первого сумматора 3, прямой код - на второй вход третьего сумматора 5, а (n-2) старших разрядов этого кода - на второй вход второго сумматора 4.

Сигнал с выхода знакового разряда первого сумматора 3 через элемент 7 временной задержки сигналов поступает на управляющий вход коммутатора 6, на первые информационные входы которого поступает с выхода второго сумматора 4 результат сложения кода действительной составляющей с мнимой, сдвинутой на два разряда в сторону младших разрядов.

На вторые информационные входы коммутатора 6 поступает с выхода третьего сумматора 5 результат сложения кода мнимой составляющей с действительной, сдвинутой на два разряда в сторону младших разрядов. При соответствующем управляющем сигнале, подаваемом на коммутатор, на его выходе вырабатывается результат сложения большей составляющей комплексного числа с меньшей составляющей, сдвинутой на два разряда в сторону младших разрядов.

Коммутатор 6 представляет собой набор из n элементов 2 И-ИЛИ, на входы каждого элемента подаются соответственно сигналы с выходов второго 4 и третьего 5 сумматоров и два управляющих сигнала, являющихся прямым и инверсным сигналами знакового разряда. На выходе коммутатора 6 в зависимости от управляющих сигналов образуется результат, снимаемый с выхода второго 4 или третьего 5 сумматора.

Устройство позволяет производить вычисление модуля комплексных чисел с большей точностью по сравнению с прототипом.

Устройство для вычисления модуля комплексного числа, содержащее первый и второй регистры, первый, второй, третий сумматоры и коммутатор, причем входы разрядов первого и второго регистров подключены к информационным входам устройства, прямые выходы разрядов первого регистра подключены к первой группе входов первого сумматора, инверсные выходы разрядов второго регистра подключены к второй группе входов первого сумматора, прямой и инверсный выходы знакового разряда которого подключены к управляющему входу коммутатора через элемент временной задержки сигналов, причем первая группа входов второго сумматора подключена к прямым выходам разрядов первого регистра, (n-2) старших разрядов которого подключены к первой группе входов третьего сумматора, вторая группа входов которого подключена к прямым выходам разрядов второго регистра, прямые выходы (n-2) старших разрядов которого подключены к второй группе входов второго сумматора, выходы разрядов второго и третьего сумматоров подключены к первой и второй группе информационных входов коммутатора соответственно, выход которого подключен к выходу устройства, отличающееся тем, что дополнительно содержит элемент временной задержки сигналов, включенный между выходом первого сумматора и управляющим входом коммутатора.

Изобретение относится к вычислительной технике и может быть использовано для вычисления значений логарифмической функции от двоичного аргумента. Технический результат заключается в обеспечении возможности получения результата логарифмирования двоичных чисел с меньшими погрешностями и повышении достоверности выходных результатов.

Универсальный мажоритарный модуль // 2610246

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики и функциональных узлов систем управления. Технический результат заключается в расширении функциональных возможностей мажоритарного модуля за счет обеспечения реализации всех мажоритарных функций, зависящих от трех аргументов, при пяти входах модуля.

Команда векторного типа контрольной суммы // 2608663

Изобретение относится к области компьютерной техники и, в частности, к векторной обработке в вычислительной среде. Технический результат заключается в повышении надежности вычисления контрольной суммы.

Мажоритарный модуль // 2580801

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Арифметическое устройство // 2565010

Изобретение относится к вычислительной технике, для выполнения арифметических операций, вычисления ряда алгебраических и тригонометрических функций, решения задач по преобразованию координат.

Устройство для вычисления модуля комплексного числа // 2562411

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях. Технический результат заключается в повышении быстродействия устройства при вычислении модуля комплексного числа при уменьшении аппаратурных затрат и при неснижении точности вычисления.

Генератор сигналов, изменяющихся по булевым функциям // 2505849

Изобретение относится к вычислительной технике и может быть использовано при обработке гидроакустических сигналов в системах передачи информации. Технический результат заключается в обеспечении возможности функционирования в реальном масштабе времени.

Устройство для выравнивания порядков m двоичных чисел // 2503991

Изобретение относится к вычислительной технике и предназначено для построения однородных вычислительных сред, выполняющих функцию выравнивания порядков двоичных чисел.

Логический процессор // 2491613

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Способ и устройство фазовой синхронизации // 2491571

Изобретение относится к гидроакустике и может быть использовано в системах целеуказания, самонаведения и телеметрии подводных аппаратов. .

Мажоритарный элемент "6 и более из 11" // 2621340

Изобретение относится к области радиотехники. Технический результат заключается в схемотехническом упрощении, сокращении номенклатуры и числа используемых логических элементов. Мажоритарный элемент «6 и более из 11» содержит 30 двухвходовых элементов И и 33 элемента ИЛИ, одиннадцать иерархических уровней с логическими элементами ИЛИ и двухвходовыми элементами И, каждый из первых пяти уровней состоит из пяти пар элементов ИЛИ и И, при этом каждый из десяти первых входов устройства соединен с соответствующей парой элементов ИЛИ и И первого уровня, а одиннадцатый вход соединен с пятой парой логических элементов ИЛИ и И второго уровня, выход элемента И 11 уровня является выходом мажоритарного элемента. 2 ил.

Мажоритарный модуль "три из пяти" // 2628117

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является повышение быстродействия устройства и уменьшение его сложности при реализации мажоритарной функции, дизъюнкции, конъюнкции пяти аргументов. Мажоритарный модуль «три из пяти» содержит пять информационных входов 1, 2, 3, 4, 5, два настроечных входа 6, 7, выход модуля 8, мажоритарный элемент 9, первый элемент ИЛИ 10, второй элемент ИЛИ 11, третий элемент ИЛИ 12, четвертый элемент ИЛИ 13, первый элемент И 14, второй элемент И 15, третий элемент И 16, четвертый элемент И 17, пятый элемент И 18, шестой элемент И 19. 1 ил., 1 табл.

Мажоритарный элемент "7 и более из 13" // 2628222

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех, а также может быть использовано как элемент более сложного устройства - блока логической обработки, реализующего заданный мажоритарный алгоритм повышения достоверности по совокупности правил мажоритирования. Технический результат изобретения заключается в схемотехническом упрощении, сокращении номенклатуры и числа используемых логических элементов, а также обеспечении возможности реализации мажоритарного элемента на электронных компонентах с изменяемой архитектурой. Мажоритарный элемент «7 и более из 13» содержит 13 иерархических уровней с 46 двухвходовыми элементами И и 42 логическими элементами ИЛИ. 2 ил.

Логический вычислитель // 2630391

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Технический результат заключается в обеспечении однородности состава и упрощении реализации параллельного набора шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов. Логический вычислитель содержит двадцать мажоритарных элементов (11, …, 120), за счет которых обеспечиваются однородность состава и реализация целевых функций без использования настроечных сигналов. 1 ил., 1 табл.

Арифметическое устройство // 2632411

Изобретение относится к вычислительной технике и может использоваться в специализированных цифровых вычислительных машинах, работающих в двоичной системе счисления с числами с фиксированной запятой. Технический результат - повышение достоверности определения переполнения сумматора. Арифметическое устройство содержит первый и второй регистры, регистр результата, комбинационный сумматор, триггер, логические элементы И, И-НЕ, а также НЕ, связанные с триггером, фиксирующие разные знаки слагаемых и определяющие факт переполнения сумматора с учетом переносов из (и в) знакового разряда сумматора при осуществлении им операций сложения и умножения. 1 ил., 1 табл.

Цифровое устройство для логарифмирования двоичных чисел // 2633095

Изобретение относится к вычислительной технике и предназначено для преобразования двоичных чисел по логарифмической зависимости. Технический результат заключается в сокращении аппаратных затрат и упрощении схемы управления. Устройство содержит два сумматора, регистр и сдвигающий регистр, триггер, элемент ИЛИ, схему управления, запоминающий блок, содержащий константы типа log2(l+2-i) и связанный через регистр с сумматором. Кроме того, схема управления связана со всеми блоками устройства. 1 ил.

Устройство для вычисления функции √x2 + y2 // 2633142

Изобретение относится к вычислительной технике. Технический результат заключается в возможности сокращения времени для получения результата вычислений. Устройство содержит регистр первого операнда, первый и второй счетчики порядка, счетчик второго операнда, дешифратор, блок управления. Дополнительно содержит два логических элемента И-НЕ, обеспечивающие досрочное завершение вычислений, если один из операндов значительно меньше другого. 1 ил.

Способ оценки потребления мощности // 2636848

Изобретение относится к средствам оценки потребления мощности множеством компонентов вычислительной платформы. Технический результат заключается в обеспечении эффективности потребления энергии. Принимают информацию относящейся к компоненту множества компонентов вычислительной платформы и содержащей информацию, принятую от указанного компонента, и информацию, относящуюся по меньшей мере к одному процессу, выполняемому компонентом. Извлекают с использованием процессора компьютера сохраненных в электронном виде данных, относящихся к компоненту. Оценивают потребление мощности компонентом на основании, по меньшей мере, сохраненных данных; суммируют с помощью модуля потребления анализа мощности оцененное потребление мощности каждым компонентом множества компонентов вычислительной платформы. Анализируют с помощью модуля анализа потребления мощности оцененное потребление мощности множеством компонентов вычислительной платформы. Идентифицируют с помощью модуля анализа потребления мощности одну или более проблем на основании анализа оцененного потребления мощности множеством компонентов вычислительной платформы и генерируют с помощью модуля анализа потребления мощности одно или более предложений для решения идентифицированной одной или более проблем. 4 н. и 21 з.п. ф-лы, 30 ил.

Способ, устройство и терминал для поиска данных // 2637472

Изобретение относится к способу, устройству и терминалу для поиска данных. Технический результат заключается в уменьшении области поиска, увеличении скорости поиска, повышении эффективности поиска, обеспечении защиты конфиденциальности пользователей. Способ поиска данных включает извлечение из нереляционной базы данных, сохраненной в запоминающем устройстве, первых сериализованных данных, соответствующих первому идентификатору пользователя; десериализацию первых сериализованных данных для получения первого индекса; выполнение поиска на основании первого индекса. 3 н. и 10 з.п. ф-лы, 10 ил.

Устройство для вычисления квадратного корня // 2638010

Изобретение относится к вычислительной технике, в частности к устройствам для вычисления квадратного корня из чисел, представленных в двоичной системе в форме с фиксированной запятой. Технический результат заключается в повышении быстродействия при получении результата извлечения квадратного корня за счет досрочной выдачи результата без снижения точности. Технический результат достигается за счет устройства для вычисления квадратного корня, которое содержит регистр операнда, регистр остатков, регистр результата, первый и второй сумматоры, группы элементов И, регистры сдвига, блок анализа разности, блок задания знака, блок управления, блок фиксации нулевого состояния. 1 ил., 1 табл.