Устройство для управления и защиты силового ключа

Изобретение относится к устройствам управления и защиты силовых ключей, используемых для преобразования энергии в инверторах напряжения и тока. Технический результат заключается в повышении устойчивости к перегрузкам по току и помехам в цепях управления. Устройство управления и защиты силового ключа содержит: дискретный импульсный вход, логический элемент «НЕ», логический элемент «ИЛИ» на два входа, логический элемент «И» на два входа, RS-триггер, первый и второй одновибраторы формируют импульсы заданной длительности по фронту импульса на входе каждого из одновибраторов, импульс положительной полярности с фиксированной длительностью появляется на прямом выходе одновибратора, а импульс отрицательной полярности с той же длительностью появляется на инверсном выходе одновибратора, логический элемент «И» на три входа. Линия задержки по входу соединена с выходом логического элемента «И» на три входа, по выходу соединена с выходом устройства и предназначена для блокирования импульсов с длительностями, меньшими заданного времени, компаратор положительным входом соединен с аналоговым токоизмерительным входом устройства, отрицательным входом соединен с источником опорного напряжения, выходом соединен со вторым входом логического элемента «ИЛИ» на два входа и предназначен для ограничения тока силового ключа. 7 ил.

 

Изобретение относится к устройствам для управления и защиты силовых ключей, используемых для преобразования энергии в инверторах напряжения и тока.

Известны устройства для управления силовыми ключами и их защиты, описанные, например, в [1, с. 179] (Сергеев Б.С. Схемотехника функциональных узлов источников вторичного электропитания: Справочник. - М.: Радио и связь, 1992 - 224 с.), [2, с. 380] (Источники электропитания радиоэлектронной аппаратуры: Справочник / Г.С. Найвельт, К.Б. Мазель, Ч.И. Хусаинов и др.; Под ред. Г.С. Найвельта. - М.: Радио и связь, 1986 - 576 с.), [3, с. 183-185] (Функциональные устройства систем электропитания наземной РЭА / В.В. Авдеев, В.Г. Костиков, A.M. Новожилов, В.И. Чистяков; Под ред. В.Г. Костикова - М.: Радио и связь, 1990 - 192 с), [4] (Патент ЕР №2034322, G01R 29/027, H03K 5/156, H03K 5/1252, Galvano, Maurizio / «Control circuit for driving a semiconductor switch»), которые содержат узлы, реализующие:

- только управляющий алгоритм [1];

- управляющий алгоритм и защиту от перегрузки по току [2];

- управляющий алгоритм, защиту от перегрузки по току и защиту от перенапряжения [3];

- защиту от слишком короткого выходного импульса [4].

Устройства [1-4], позволяют решить задачи по управлению силовыми ключами в соответствии с заданным алгоритмом управления и назначением изделия, в котором применяется этот ключ. Некоторые из этих устройств позволяют защитить ключ от аварийных режимов, связанных с перегрузкой по току или перенапряжением [2, 3], а устройство [4] позволяет устранить короткий выходной импульс.

Существенным недостатком описанных устройств является низкая устойчивость к перегрузкам по току и помехам в цепях управления, которая обусловлена тем, что известные устройства из-за отсутствия поциклового ограничения тока, защиты от короткого выходного импульса [1-3] и защиты от длинного выходного импульса [4] не позволяют обеспечить безопасную работу силового ключа в широком диапазоне режимов, и в этой связи могут вызвать либо появление времени, когда ключ находится в активном состоянии и рассеивает недопустимую мощность [1-3], либо слишком длинный импульс [4], когда нагруженный на силовой ключ трансформатор уйдет в область насыщения и выведет из строя силовой ключ из-за возникновения сверх токов.

Задачей, на решение которой направлено заявляемое изобретение, является повышение устойчивости к перегрузкам по току и помехам в цепях управления.

Сущность предлагаемого устройства заключается в том, что предлагаемое устройство для управления и защиты силового ключа содержит дискретный импульсный вход, логический элемент «НЕ», логический элемент «ИЛИ» на два входа, логический элемент «И» на два входа, RS-триггер, первый и второй одновибраторы, формирующие импульсы заданной длительности по фронту импульса на входе каждого из одновибраторов, при этом импульс положительной полярности с фиксированной длительностью появляется на прямом выходе одновибратора, а импульс отрицательной полярности с той же длительностью появляется на инверсном выходе одновибратора, логический элемент «И» на три входа, линию задержки на заданное время, причем импульсы с временем, меньшим заданного времени, на выход не проходят, компаратор и источник опорного напряжения, который соединен с отрицательным входом компаратора и предназначен для определения порога срабатывания поциклового ограничения тока, при этом логический элемент «НЕ» соединен на входе с дискретным импульсным входом устройства, а на выходе соединен с первым входом элемента «ИЛИ» на два входа и предназначен для инвертирования входного сигнала, логический элемент «ИЛИ» на два входа первым входом соединен с выходом элемента «НЕ», вторым входом соединен с выходом компаратора, а выходом соединен с входом сброса RS-триггера и предназначен для сброса этого триггера в пассивное состояние, логический элемент «И» на два входа первым входом соединен с дискретным импульсным входом устройства, вторым входом соединен с инверсным выходом второго одновибратора, а выходом соединен с входом установки RS-триггера и входом первого одновибратора и предназначен для установки RS-триггера в активное состояние и запуска первого одновибратора, RS-триггер входом сброса соединен с выходом логического элемента «ИЛИ» на два входа, входом установки соединен с выходом логического элемента «И» на два входа, а прямым выходом соединен с первым входом логического элемента «И» на три входа и предназначен для формирования импульса, либо равного входному по длительности, либо короче его в случае поциклового ограничения тока, первый одновибратор своим входом соединен с выходом логического элемента «И» на два входа, прямым выходом соединен с третьим входом логического элемента «И» на три входа и входом второго одновибратора и предназначен для формирования максимально допустимого по времени активного импульса, второй одновибратор своим входом соединен с прямым выходом первого одновибратора, инверсным выходом соединен со вторым входом логического элемента «И» на два входа и предназначен для формирования времени паузы, на которое блокируется дискретный импульсный вход устройства, логический элемент «И» на три входа первым входом соединен с прямым выходом триггера, вторым входом соединен с дискретным входом внешней ошибки устройства, третьим входом соединен с прямым выходом первого одновибратора, выходом соединен с входом линии задержки и предназначен для селекции активных сигналов по минимальной длительности, линия задержки по входу соединена с выходом логического элемента «И» на три входа, по выходу соединена с выходом устройства и предназначена для блокирования импульсов с длительностями, меньшими заданного времени, компаратор положительным входом соединен с аналоговым токоизмерительным входом устройства, отрицательным входом соединен с источником опорного напряжения, выходом соединен со вторым входом логического элемента «ИЛИ» на два входа и предназначен для поциклового ограничения тока силового ключа.

Предлагаемое устройство обеспечивает ограничение длительности входных импульсов (как «снизу», так и «сверху»), поцикловое ограничение тока и выключение силового ключа по сигналу о ее неисправности, т.е., другими словами, на выход не поступают входные импульсы длительностью, меньше, чем заданное время t_min, входные импульсы с длительностью, большей, чем t_max на выходе имеют длительность, равную t_max, а при возникновении неисправности силового ключа действующий на выходе импульс заканчивается, но при этом его длительность не должна быть меньше, чем t_min. То же самое происходит, если аналоговый сигнал тока, поступающий с силового ключа во время действия выходного импульса, превышает установленный порог.

По сравнению с известными устройствами предлагаемое устройство наряду с блокированием входных импульсов с длительностями, меньшими заданного времени t_min, позволяет:

- блокировать длинные импульсы с длительностями более чем максимальное время t_max, замещая их импульсами с длительностями, равными t_max;

- не пропускать на выход импульсы помехи, которые находятся внутри запрещенного интервала длительностью T_пер-t_ож;

- осуществить поцикловое ограничение тока;

- отключить выход при появлении сигнала неисправности силового ключа.

Техническим результатом предлагаемого устройства является повышение устойчивости к перегрузкам по току и помехам в цепях управления.

Предлагаемое устройство целесообразно также использовать для трансляции зашумленного помехами широтно-модулированного сигнала от генератора этого сигнала (например, микроконтроллера) к силовому ключу.

Сущность изобретения поясняется чертежами, где на фиг. 1 представлена схема предлагаемого устройства, на фиг. 2 - типовая схема силового ключа, а на фиг. 2-7 представлены временные диаграммы соответственно для нормального режима работы устройства, для работы предлагаемого устройства с длинным входным импульсом, для работы предлагаемого устройства с коротким входным импульсом, для работы предлагаемого устройства с помехами на входе, для работы устройства с поцикловым ограничением тока и воздействии сигнала неисправности.

Устройство для управления и защиты силового ключа содержит логический элемент «НЕ» 1 - инвертор входного сигнала IN, логический элемент «ИЛИ» 2 на два входа, логический элемент «И» 3 на два входа, RS-триггер 4, первый 5 и второй 6 одновибраторы, формирующие импульсы заданной длительности по фронту на входе VINP, где полярность импульса определяется соответствующим выходом (выход VQ - положительная, а выход NVQ - отрицательная полярность), логический элемент «И» 7 на три входа, линию задержки 8 на заданное время, причем импульсы с временем, меньшим заданного, на выход не проходят, компаратор 9 и источник опорного напряжения 10, определяющий порог переключения компаратора 9, который соединен с отрицательным входом компаратора 9 и предназначен для определения порога срабатывания поциклового ограничения тока.

На схеме (см. фиг. 1) также обозначены следующие связи и сигналы: входной импульс IN («Вход»), приходящий из внешнего устройства 11, входной сигнал FAULT неисправности силового ключа 12, входной аналоговый токовый сигнал CS, внутренний сигнал NIN, соответствующий инвертированному входному сигналу IN внутренний сигнал СОМР (выход компаратора 9), внутренний сигнал S установки триггера 4, внутренний сигнал R сброса триггера 4, внутренний сигнал PIN выхода триггера 4, внутренний сигнал МАХ, имеющий максимальную заданную длительность, внутренний сигнал NQ с одновибратора 6, определяющий временную зону ожидания входного импульса, внутренний сигнал РО с выхода логического элемента 7, выходной сигнал OUT, управляющий силовым ключом 12.

Логический элемент «НЕ» 1 соединен на входе с дискретным импульсным входом устройства 11 «IN», на выходе соединен с первым входом элемента «ИЛИ» на два входа 2 (сигнал «NIN») и предназначен для инвертирования входного сигнала.

Логический элемент «ИЛИ» на два входа 2 первым входом соединен с выходом элемента «НЕ» 1 (сигнал «NIN»), вторым входом соединен с выходом компаратора 9 (сигнал «СОМР»), а выходом соединен с входом сброса RS-триггера 4 (сигнал «R») и предназначен для сброса триггера 4 в пассивное состояние.

Логический элемент «И» на два входа 3 первым входом соединен с дискретным импульсным выходом внешнего устройства 11 (сигнал «IN»), вторым входом соединен с инверсным выходом «VNQ» одновибратора 6 (сигнал «NQ»), а выходом соединен с входом установки RS-триггера 4 (сигнал «S») и входом «VINP» одновибратора 5 и предназначен для установки триггера 4 в активное состояние и запуска одновибратора 5.

RS-триггер 4 входом сброса «R» соединен с выходом логического элемента «ИЛИ» на два входа 2, входом установки «S» соединен с выходом логического элемента «И» на два входа 3, а прямым выходом «Q» соединен с первым входом логического элемента «И» на три входа 7 (сигнал «PIN») и предназначен для формирования импульса, либо равного входному по длительности, либо короче его в случае поциклового ограничения тока.

Одновибратор 5 своим входом «VINP» соединен с выходом логического элемента «И» на два входа 3, прямым выходом «VQ» соединен с третьим входом логического элемента «И» на три входа 7 и входом «VINP» одновибратора 6 и предназначен для формирования максимально допустимого по времени активного импульса.

Одновибратор 6 своим входом «VINP» соединен с прямым выходом «VQ» одновибратора 5, инверсным выходом «VNQ» соединен со вторым входом логического элемента «И» на два входа 3 и предназначен для формирования времени паузы, на которое блокируется дискретный импульсный вход устройства 11 «IN».

Логический элемент «И» на три входа 7 первым входом соединен с прямым выходом «Q» триггера 4, вторым входом соединен со дискретным входом внешней ошибки устройства 12 «FAULT», третьим входом соединен с прямым выходом «VQ» одновибратора 5 (сигнал «МАХ»), а выходом соединен с входом линии задержки 8 (сигнал «РО») и предназначен для селекции активных сигналов по минимальной длительности.

Линия задержки 8 по входу соединена с выходом логического элемента «И» на три входа 7, по выходу соединена с выходом устройства 12 в целом «OUT» и предназначена для блокирования импульсов с длительностями, меньшими заданного времени dT.

Компаратор 9 положительным входом «+» соединен с внешним аналоговым токоизмерительным выходом устройства 12 «CS», сигнал которого соответствует току через силовой ключ, отрицательным входом «-» компаратор 9 соединен с источником опорного напряжения 10, выходом компаратор 9 соединен со вторым входом логического элемента «ИЛИ» на два входа 2 и предназначен для поциклового ограничения тока силового ключа 12.

Источник опорного напряжения 10 соединен с входом «-» компаратора 9 и предназначен для определения порога срабатывания поциклового ограничения тока.

Силовым ключом 12 (пример приведен на фиг. 2) является как одиночный транзисторный, или иной ключ, так и их сочетание, или группа. На фиг. 2 в качестве примера приведена схема однотактного двухтранзисторного силового ключа с необходимыми для работы устройства дополнительными компонентами: трансформатором тока TI1 с выходной цепью VD14 и R5, датчиками перегрева S1 и S2 и гальваническими развязками А1 и А2.

Для данной схемы силового ключа длительность управляющего импульса на входе INP, меньшая t_min, приведет к выходу из строя транзисторов VT1 и VT2, а длительность того же импульса, большая t_max, может вызвать насыщение силового трансформатора TV1, что также приводит к выходу из строя транзисторов VT1 и VT2 (см. фиг. 2). В этой схеме также не допускаются импульсы помех во время паузы между управляющими импульсами на входе INP.

Данное устройство работает следующим образом.

1. Работа предлагаемого устройства в нормальном режиме.

На фиг. 3 представлены временные диаграммы нормального режима работы предлагаемого устройства, когда длительность входного импульса t_и удовлетворяет условию: t_min<t_и<t_max (где t_min - минимально возможная длительность входного импульса, t_max - максимально допустимая длительность входного импульса), сигнал превышения тока СОМР имеет низкий уровень, а сигнал FAULT имеет высокий уровень, что соответствует исправному состоянию силового ключа 12.

В нормальном режиме работы предлагаемого устройства RS-триггер 4 устанавливается в «1» по переднему фронту сигнала FN (диаграмма сигнала S) и сбрасывается в «0» по спаду сигнала FN (диаграмма сигнала R), при этом сигнал выхода триггера 4 PIN повторяет входной сигнал FN (диаграмма сигнала PIN).

Из фиг. 3 видно, что выходной сигнал OUT сдвинут относительно сигнала PIN и соответственно входного сигнала IN на величину dT. Эта величина задается равной минимально возможной длительности входного импульса t_min, которая может пройти с входа IN на выход OUT. Задержка dT осуществляется линией задержки 8, которая может быть выполнена по схеме, например, описанной в [4], или любым иным способом. Важно, чтобы задержка фронта была равна задержке спада. В этом случае исходная длительность импульса остается неизменной, а имеющийся сдвиг dT не будет влиять на работу силового ключа 12 и преобразователя в целом.

2. Работа предлагаемого устройства с длинным входным импульсом.

На фиг. 4 представлены временные диаграммы для случая, когда импульс на входе IN имеет длительность t_и, большую, чем максимально допустимая t_max. В этом случае на выход РО элемента 7 и соответственно на линию задержки 8 попадет импульс с выхода МАХ одновибратора 5, который имеет длительность t_max. Одновибратор 5 запускается по фронту входного импульса IN тем же сигналом S, по которому устанавливается и триггер 4. Сигнал S проходит от входа «IN» через элемент 3. Длинный импульс PIN с выхода триггера 4 блокируется более коротким импульсом с выхода одновибратора 5 (сигнал «МАХ») с помощью элемента 7. Таким образом, на выходе OUT не могут появиться импульсы с длительностью, превышающей максимально заданную длительность t_max. Начало импульса на выходе OUT сдвинуто на величину dT так же, как и в нормальном режиме.

3. Работа предлагаемого устройства с коротким входным импульсом.

Импульсы с минимальной длительностью блокируются линией задержки 8 (см. временные диаграммы на фиг. 5). Из фиг. 5 видно, что импульсы РО на выходе элемента 7, и соответственно на входе линии задержки 8, повторяют импульсы на входе IN, но на выход OUT они не попадают.

4. Работа предлагаемого устройства с помехами на входе. Помехоустойчивость устройства для управления силовыми ключами обеспечивается элементами 6 и 3. Временная диаграмма, поясняющая принцип действия этого механизма, приведена на фиг. 6.

По фронту сигнала IN запускается одновибратор 5 (линия 1, фиг. 6), который в свою очередь запускает одновибратор 6 сигналом МАХ (линия 2, фиг. 6). Инвертирующий выход одновибратора 6 выдает сигнал NQ, который запрещает прохождение входного сигнала IN на вход S триггера 4 и вход VINP одновибратора 5 с помощью элемента «И» 3. Таким образом последующие импульсы на входе IN на выход устройства не попадают. Сигнал NQ с инвертирующего выхода одновибратора 6 образует временной интервал ожидания входного импульса. Время, когда сигнал NQ имеет низкий уровень, должно быть меньше периода входной частоты T_пер на время t_ож. В течение времени t_ож осуществляется ожидание прихода фронта входного импульса IN. Если импульс IN не появился в течение времени t_ож, то импульс NQ продолжается далее в течение времени t_ож+, до тех пор, пока не появится фронт входного импульса IN. Общее время импульса NQ определяется временем между фронтом NQ и фронтом IN. При этом выходной импульс РО имеет длительность, равную длительности входного импульса IN. Импульс OUT сдвинут относительно импульса РО на величину dT так же, как и в предыдущих случаях.

В наихудшем случае, когда время t_ож стремится к 0, длительность цикла составит время T_пер-t_ож, а длительность импульса на выходе OUT может быть равна t_max. Здесь важно, чтобы соотношение t_max/(T_пер-t_ож) не превышало величины, при которой возможно наступление критического состояния силового ключа 12.

На фиг. 6: Т_пер=30 мкс; t_ож=0,5 мкс. На фиг. 4: время t_max=14 мкс. Следовательно: t_max/(T_пер-t_ож)=14 мкс/(30 мкс-0,5 мкс)=0,47, или 47%, что для силового ключа на фиг. 2 является абсолютно безопасной величиной.

5. Работа предлагаемого устройства с поцикловым ограничением тока и воздействии сигнала неисправности.

Поцикловое ограничение тока и воздействие на устройство входного сигнала FAULT показано с помощью временных диаграмм на фиг. 7.

При появлении импульса IN на выходе РО и соответственно OUT появляется положительный уровень, который вызывает протекание тока в силовом ключе 12. Аналоговый сигнал тока CS попадает на вход + компаратора 9, а на входе - компаратора 9 присутствует постоянный опорный сигнал U_оп. Когда сигнал CS дорастает до опорного уровня U_оп, на выходе компаратора 9 устанавливается высокий уровень. Этот уровень, пройдя через элемент «ИЛИ» 2 на вход «R» RS-триггера 4, сбрасывает его в «0», что приводит к прекращению выходного импульса РО (линия 1, фиг. 7). Из-за задержки dT импульс на выходе OUT продолжается. По истечении времени dT импульс на выходе OUT заканчивается. Аналоговый сигнал тока на входе CS устройства становится меньше опорного уровня U_оп, сигнал СОМР на выходе компаратора 9 принимает низкий уровень. Длительность сигнала СОМР определяется временем задержки dT линии задержки 8.

Когда сигнал FAULT принимает низкий уровень, что означает неисправность силового ключа 12, сигнал РО принимает пассивный нулевой уровень (линия 2, фиг. 7). Через время задержки dT нулевой уровень появится и на выходе устройства OUT, что приводит к отключению преобразователя в целом.

Проведенный сравнительный анализ выявил, что в отличие от известных технических решений предлагаемое устройство характеризуется новыми признаками, а именно - новыми конструктивными элементами, наличием новых связей между ними и их взаимосвязью в предлагаемом устройстве, позволяющими повысить устойчивость к перегрузкам по току и помехам в цепях управления.

Заявляемое устройство, сохраняя положительные качества известных технических решений, отличается по сравнению с ними повышенной устойчивостью к перегрузкам по току и помехам в цепях управления и может быть использовано в инверторах напряжения и тока для преобразования энергии в сварочных аппаратах, устройствах индукционного нагрева, источниках тока для гальванических ванн, источниках питания для плазменной резки и дугового плавления металлов и сплавов в строительстве, машиностроении, авиастроении, судостроении и т.п.

Источники информации

1. Сергеев Б.С. Схемотехника функциональных узлов источников вторичного электропитания: Справочник. - М.: Радио и связь, 1992 - 224 с.

2. Источники электропитания радиоэлектронной аппаратуры: Справочник / Г.С. Найвельт, К.Б. Мазель, Ч.И. Хусаинов и др.; Под ред. Г.С. Найвельта. - М.: Радио и связь, 1986 - 576 с.

3. Функциональные устройства систем электропитания наземной РЭА / В.В. Авдеев, В.Г. Костиков, A.M. Новожилов, В.И. Чистяков; Под ред. В.Г. Костикова. - М.: Радио и связь, 1990 - 192 с.

4. Патент ЕР №2034322, G01R 29/027, H03K 5/156, H03K 5/1252, Galvano, Maurizio / «Control circuit for driving a semiconductor switch».

Устройство для управления и защиты силового ключа содержит дискретный импульсный вход, логический элемент «НЕ», логический элемент «ИЛИ» на два входа, логический элемент «И» на два входа, RS-триггер, первый и второй одновибраторы, формирующие импульсы заданной длительности по фронту импульса на входе каждого из одновибраторов, при этом импульс положительной полярности с фиксированной длительностью появляется на прямом выходе одновибратора, а импульс отрицательной полярности с той же длительностью появляется на инверсном выходе одновибратора, логический элемент «И» на три входа, линию задержки на заданное время, причем импульсы с временем, меньшим заданного времени, на выход не проходят, компаратор и источник опорного напряжения, который соединен с отрицательным входом компаратора и предназначен для определения порога срабатывания поциклового ограничения тока, при этом логический элемент «НЕ» соединен на входе с дискретным импульсным входом устройства, а на выходе соединен с первым входом элемента «ИЛИ» на два входа и предназначен для инвертирования входного сигнала, логический элемент «ИЛИ» на два входа первым входом соединен с выходом элемента «НЕ», вторым входом соединен с выходом компаратора, а выходом соединен с входом сброса RS-триггера и предназначен для сброса этого триггера в пассивное состояние, логический элемент «И» на два входа первым входом соединен с дискретным импульсным входом устройства, вторым входом соединен с инверсным выходом второго одновибратора, а выходом соединен с входом установки RS-триггера и входом первого одновибратора и предназначен для установки RS-триггера в активное состояние и запуска первого одновибратора, RS-триггер входом сброса соединен с выходом логического элемента «ИЛИ» на два входа, входом установки соединен с выходом логического элемента «И» на два входа, а прямым выходом соединен с первым входом логического элемента «И» на три входа и предназначен для формирования импульса, либо равного входному по длительности, либо короче его в случае поциклового ограничения тока, первый одновибратор своим входом соединен с выходом логического элемента «И» на два входа, прямым выходом соединен с третьим входом логического элемента «И» на три входа и входом второго одновибратора и предназначен для формирования максимально допустимого по времени активного импульса, второй одновибратор своим входом соединен с прямым выходом первого одновибратора, инверсным выходом соединен со вторым входом логического элемента «И» на два входа и предназначен для формирования времени паузы, на которое блокируется дискретный импульсный вход устройства, логический элемент «И» на три входа первым входом соединен с прямым выходом триггера, вторым входом соединен с дискретным входом внешней ошибки устройства, третьим входом соединен с прямым выходом первого одновибратора, выходом соединен с входом линии задержки и предназначен для селекции активных сигналов по минимальной длительности, линия задержки по входу соединена с выходом логического элемента «И» на три входа, по выходу соединена с выходом устройства и предназначена для блокирования импульсов с длительностями, меньшими заданного времени, компаратор положительным входом соединен с аналоговым токоизмерительным входом устройства, отрицательным входом соединен с источником опорного напряжения, выходом соединен со вторым входом логического элемента «ИЛИ» на два входа и предназначен для поциклового ограничения тока силового ключа.