Компаратор двоичных чисел



Компаратор двоичных чисел
Компаратор двоичных чисел
Компаратор двоичных чисел
Компаратор двоичных чисел
Компаратор двоичных чисел
G05B1/03 - Регулирующие и управляющие системы общего назначения; функциональные элементы таких систем; устройства для контроля или испытания таких систем или элементов (пневматические и гидравлические приводы или системы, действующие с помощью пневмогидравлических средств вообще F15B; вентили как таковые F16K; механические элементы конструкции G05G; чувствительные элементы /датчики/ см. в соответствующих подклассах, например в G12B, в подклассах классов G01,H01; устройства для корректирования см. в соответствующих подклассах, например H02K)

Владельцы патента RU 2649296:

федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" (RU)

Изобретение относится к компараторам двоичных чисел. Технический результат заключается в упрощении структуры за счет устранения пересечений соединений. Компаратор двоичных чисел содержит два элемента задержки (l1, l2), элемент И (2), два элемента ИЛИ (31, 32), элемент НЕ (4), два мажоритарных элемента (51, 52). 1 табл., 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны компараторы двоичных чисел (см., например, рис. 6-20 на с. 288 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974), которые выполняют распознавание отношений х12, х12, х12, где х1=x1(n-1)…х10, х2=x2(n-1)…x20 - n-разрядные двоичные числа, задаваемые двоичными сигналами х10, …, х1(n-1), х20, …, х2(n-1) ∈ {0,1}, причем сигналы х1(n-j), х2(n-j) () подаются на упомянутые компараторы в j-й момент времени, а сигналы x1(n-1) и xi0 () определяют значения соответственно старшего и младшего разрядов числа xi.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных компараторов двоичных чисел, относится сложная структура, обусловленная имеющимися пересечениями соединений и тем, что цена по Квайну структуры, в частности упомянутого аналога равна 18.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип компаратор двоичных чисел (патент РФ №2393526, кл. G06F 7/02, 2010 г.), который содержит элемент НЕ, элемент И, элементы ИЛИ, элементы задержки и выполняет распознавание отношений х12, х12, х12, где х1=x1(n-1)…х10, х2=x2(n-1)…x20 - n - разрядные двоичные числа, задаваемые двоичными сигналами х10, …, х1(n-1), х20, …, х2(n-1) ∈ {0,1}, причем сигналы х1(n-j), х2(n-j) () подаются на соответствующие входы прототипа в j-й момент времени, а сигналы хi(n-1), хi0(n-j) () определяют значения соответственно старшего и младшего разрядов числа xi.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная структура, обусловленная тем, что в прототипе имеются пересечения соединений и цена по Квайну структуры прототипа равна 16.

Техническим результатом изобретения является упрощение структуры за счет устранения пересечений соединений и уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в компараторе двоичных чисел, содержащем элемент НЕ, элемент И, два элемента ИЛИ и два элемента задержки, причем вход i-го () элемента задержки подключен к i-му выходу компаратора двоичных чисел, особенность заключается в том, что в него дополнительно введены два мажоритарных элемента, выход i-го элемента задержки, i-й вход и выход элемента И соединены соответственно с первым, вторым входами i-го мажоритарного элемента и входом элемента НЕ, подключенного выходом к третьему входу i-го мажоритарного элемента, выход и второй вход которого соединены соответственно с входом i-го элемента задержки и выходом i-го элемента ИЛИ, подключенного первым и вторым входами соответственно к выходу i-го элемента задержки и i-му входу компаратора двоичных чисел.

На чертеже представлена схема предлагаемого компаратора двоичных чисел.

Компаратор двоичных чисел содержит два элемента задержки 11, 12, элемент И 2, два элемента ИЛИ 31, 32, элемент НЕ 4, два мажоритарных элемента 51, 52, причем выход элемента 1i (), i-й вход и выход элемента 2 соединены соответственно с первым, вторым входами элемента 5i и входом элемента 4, подключенного выходом к третьему входу элемента 5i, выход и второй вход которого соединены соответственно с входом элемента 1i и выходом элемента 3i, подключенного первым и вторым входами соответственно к выходу элемента 1i и i-му входу компаратора двоичных чисел, i-й выход которого соединен с выходом элемента 5i.

Работа предлагаемого компаратора двоичных чисел осуществляется следующим образом. На его первый и второй входы в j-й () момент времени подаются соответственно двоичные сигналы х1(n-j) ∈ {0,1} и х2(n-j) ∈ {0,1}, которые задают значения (n-j)-х разрядов подлежащих сравнению n-разрядных двоичных чисел х1=x1(n-1)…х10 и х2=x2(n-1)…x20. Здесь сигналы xi(n-1) и xi0 () определяют значения соответственно старшего и младшего разрядов числа xi. Сигнал на выходе элемента задержки 1, в j-й момент времени равен сигналу, который действовал на его входе в (j-1)-й момент времени, a yi0=0 (в качестве элемента задержки может быть использован D-триггер). Тогда сигналы на первом, втором выходах предлагаемого компаратора будут определяться выражениями

где y10=y20=0; ∨, ⋅, -, # есть символы операций ИЛИ, И, НЕ, Maj, причем а1#а2#a3=а1а2a1а3а2а3. В представленной ниже таблице приведены значения реализуемых выражениями (1), (2) функций на всех возможных наборах значений их аргументов.

Анализ данных, приведенных в таблице, позволяет заключить, что: 1) если y1(j-1)=y2(j-1)=0 и х1(n-j)2(n-j), то y1j=y2j=0; 2) если y1(j-1)=y2(j-1)=0 и х1(n-j)2(n-j) (y1(j-1)=y2(j-1)=0 и х1(n-j)2(n-j)), то y1j=1 и y2j=0 (y1j=0 и y2j=1); 3) если y1(j-1)=1 и y2{j-1)=0 (y1(j-1)=0 и y2(j-1)=1), то y1j=1 и y2j=0 (y1j=0 и j2j=1). Таким образом, когда х12 либо x12 либо х12 соответственно получим y1n=y2n=0 либо y1n=1, y2n=0 либо y1n=0, y2n=1. При этом в предлагаемом компараторе отсутствуют пересечения соединений и цена по Квайну структуры предлагаемого компаратора равна 15.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый компаратор двоичных чисел имеет более простую по сравнению с прототипом структуру и выполняет распознавание отношений х12, х12, x12, где х1=x1(n-1)…x10, х2=x2(n-1)…x20 - n-разрядные двоичные числа, задаваемые двоичными сигналами x10, … х1(n-1), x20, … x2(n-1) ∈ {0,1}, причем сигналы х1(n-j), х2(n-j) () подаются на соответствующие входы предлагаемого компаратора в j-й момент времени, а сигналы хi(n-1) и xi0 () определяют значения соответственно старшего и младшего разрядов числа xi.

Компаратор двоичных чисел, содержащий элемент НЕ, элемент И, два элемента ИЛИ и два элемента задержки, причем вход i-го элемента задержки подключен к i-му выходу компаратора двоичных чисел, отличающийся тем, что в него дополнительно введены два мажоритарных элемента, выход i-го элемента задержки, i-й вход и выход элемента И соединены соответственно с первым, вторым входами i-го мажоритарного элемента и входом элемента НЕ, подключенного выходом к третьему входу i-го мажоритарного элемента, выход и второй вход которого соединены соответственно с входом i-го элемента задержки и выходом i-го элемента ИЛИ, подключенного первым и вторым входами соответственно к выходу i-го элемента задержки и i-му входу компаратора двоичных чисел.



 

Похожие патенты:

Изобретение относится к двоичныму вычитателю, который формирует двоичный код разности двух двоичных чисел, задаваемых двоичными сигналами, а также формирования бита, определяющего ее знак.

Изобретение предназначено для реализации логических функций и может быть использовано в системах цифровой вычислительной техники как средство обработки двоичных кодов.

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации.

Изобретение относится к автоматике и вычислительной технике и может использоваться для построения функциональных узлов аналоговых вычислительных машин. .

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых устройствах. .

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении.

Изобретение относится к микроэлектронике, в частности к применению оптоэлектронных элементов в качестве логических устройств. .

Изобретение относится к генераторам случайных чисел (ГСЧ) и может быть использовано для генерации случайных цифровых последовательностей в различной радиоизмерительной аппаратуре и системах тестирования каналов обмена информацией, датчиков случайных чисел, средств криптографической защиты информации.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является расширение функциональных возможностей компаратора двоичных чисел за счет обеспечения возможности выбора среднего из трех двоичных двухразрядных чисел, а также минимального или максимального из двух двоичных двухразрядных чисел.

Изобретение относится к способам и системам для приближенного сравнения строк в базе данных с добавляемой записью в базу данных, находящуюся в сети обслуживания банковских карт.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является обеспечение селекции, в зависимости от настройки как минимального, так и максимального из двух двоичных чисел.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики и функциональных узлов систем управления. Технический результат заключается в упрощении устройства за счет уменьшения числа типов используемых логических элементов.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является обеспечение возможности выбора среднего из трех двоичных двухразрядных чисел, а также минимального или максимального из двух двоичных двухразрядных чисел.

Изобретение относится к области вычислительной техники, а именно к устройствам для выбора оптимальных решений, и может найти применение при выборе оптимальных решений как при проектировании, так и в процессе эксплуатации различных больших и сложных систем.

Изобретение относится к медицине, рентгенографии, цифровым методам обработки изображений и статистическим методам распознавания образов, может быть использовано для диагностики патологий верхнечелюстных и лобных пазух.

Изобретение относится к области радиотехники и цифровой техники и может быть использовано при создании коммутационных систем различной размерности, в том числе и полнодоступных высокочастотных коммутаторов.

Изобретение относится к области телекоммуникаций и может быть использовано для построения цифровых систем коммутации. Технический результат заключается в снижении загрузки ЭВМ цифровой системы коммутации.

Группа изобретений относится к системам программного управления. Устройство для защиты управляющего сигнала имеет первый режим работы и второй режим работы и содержит первую клеммную пару, вторую клеммную пару, элемент для временного накапливания электроэнергии и переключающую цепь для управления режимом работы устройства для защиты управляющего сигнала.
Наверх