Способ изготовления мощного нитрид-галлиевого полевого транзистора

Изобретение относится к электронной технике и предназначено для создания дискретных приборов и сверхвысокочастотных интегральных схем с использованием полевых HEMT транзисторов. Техническим результатом является более качественное удаление электронного резиста в окнах резистной маски, обеспечение ровного края резистных масок и заданных линейных размеров затворной щели. По изобретению тонкие проводящие покрытия наносят не на резистные маски, а под них, т.е. непосредственно на рабочую поверхность активной области полупроводниковой структуры, после чего из электронных резистов формируют маски второго уровня и методом электронной литографии формируют расширенные шляпки полевых затворов Шоттки, затем удаляют проводящие покрытия в открытых окнах масок второго уровня, напыляют барьерную металлизацию, методом взрывной литографии масок электронных резистов второго уровня формируют шляпки полевых затворов или других конструктивных элементов и удаляют проводящие покрытия с открытых участков поверхности. При необходимости формирования полостей под полями шляпок полевых затворов селективно удаляют маски первого уровня, проводят пассивацию поверхности канала между контактами стока и истока слоем диэлектрика таким образом, чтобы под полями шляпок формировались воздушные полости, затем вскрывают окна в диэлектрике над контактами, проводят металлизацию следующих уровней и подложки, после чего разделяют подложку на отдельные кристаллы. 1 ил.

 

Изобретение относится к электронной технике и предназначено для создания дискретных приборов и сверхвысокочастотных интегральных схем с использованием полевых HEMT (high electron mobility transistor) транзисторов с затвором Шоттки.

Известен способ создания полевого транзистора с ленточным затвором (Т.С. Петрова, Е.Л. Ерёмина, М.Г. Игнатьев, Л.А. Козлова, А.А. Баров. Монолитная интегральная схема двухпозиционного СВЧ коммутатора на GaAs. Известия Томского политехнического университета. 2006. т. 309. № 8. с.172-175). В этом способе после формирования омических контактов стоков и истоков, выделения активной области транзистора на всю поверхность структуры наносят диэлектрический слой диоксида кремния (SiO2) толщиной 0.5 мкм, а затем слой металла, например, алюминия (Al). Затем проводят электронную литографию для вскрытия окон в пленке алюминия, у которых один из краев совпадает с местоположением затворов Шоттки в изготавливаемом транзисторе. После вскрытия окон на всю поверхность структуры наносят вторую пленку алюминия, и затем посредством литографии в резисте создают окна, окружающие щели, образованные между двумя металлами (Al-Al), и проводят травление диэлектрика через маску Al-Al. Затем проводят химическое травление контактного слоя, напыление металла затвора, удаление резиста и металлической маски Al-Al.

Наиболее близким аналогом является способ изготовления полевого транзистора по патенту RU 2463682, H01L 21/335, опубл. 10.10.2012. Способ включает следующий набор технологических операций: формирование омических контактов стока и истока на контактном слое полупроводниковой структуры, выделение активной области (травлением, или ионной имплантацией), нанесением пленки диэлектрика на поверхность контактного слоя, формирование субмикронной щели в пленке диэлектрика для последующих операций травления контактного слоя и нанесения металла затвора через маску резиста (выбран за прототип). Технология формирования затвора с субмикронными размерами с использованием оксидных пленок описана в (Е.П. Гроо, Л.А. Козлова, М.Г. Игнатьев. Технология. Научная сессия ТУСУР – 2004 г., Материалы Всероссийской Научно-Технической Конференции 2004 г., Томск, Россия).

После нанесения пленки диэлектрика проводят электронную литографию для вскрытия в диэлектрике окон, у которых один из краев совпадает с местоположением полевых затворов Шоттки в изготавливаемом транзисторе, а после вскрытия этих окон на всю поверхность наносят второй слой диэлектрика, удаляют резист и посредством литографии создают окна в резисте, окружающем щели, образованные между двумя диэлектриками, проводят селективное травление контактного слоя, после чего напыляют пленки металла для формирования полевых затворов.

Недостатком данных способов изготовления полевых транзисторов является то, что гетероэпитаксиальные структуры (ГЭС) на основе вюрцитных нитридных соединений (AlxGa1-xN/GaN, InxAl1-xN/GaN, InxGa1-xN/GaN) имеют сильное, зависящее от доли x, встроенное электрическое поле E, образованное спонтанной поляризацией и поляризацией, наведенной упругими напряжениями, характерными для вюрцитных соединений данной группы. Встроенное в ГЭС электрическое поле E ≈ 108 В/м соизмеримо с напряженностью электрического поля E(U=100 кВ)≈107-108 В/м, ускоряющей системы большинства электронных нанолитографов (Москалёв А.В. Моделирование энергетических профилей квантовых ям твердый раствор нитридов галлия и алюминия – нитрида галлия с учетом пьезоэлектрической и спонтанной поляризации. Санкт-Петербургский государственный электротехнический университет «ЛЭТИ» им. В.И.Ульянова (Ленина). Выпускная квалификационная работа бакалавра). Здесь U – разность потенциалов ускоряющего напряжения. Направление вектора напряженности встроенного в гетероструктуру электрического поля E таково, что оно эффективно отражает электроны экспонирующего луча, падающего на маску электронного резиста (И.А. Супрядкина, К.К. Абгарян, Д.И. Бажанов, И.В. Мутигуллин. Исследование поляризаций нитридных соединений (Al, Ga, AlGa)N и зарядовой плотности различных интерфейсов на их основе. ФТП. 47(12). 2013. 1647-1652). В результате реализуется одна из двух негативных ситуаций: 1) падающие электроны при движении в слое электронного резиста не достигают поверхности активной области гетероэпитаксиальной структуры; 2) электроны достигают поверхности активной области ГЭС и отражаются обратно. В первом случае после проявления на поверхности ГЭС в окне резистной маски остается недопроявленный слой электронного резиста, а во втором – в окне резистной маски остается трудно удаляемый «прошитый» двойной электронной дозой слой электронного резиста. В обоих случаях допроявление в кислородной плазме не приводит к получению удовлетворительных результатов, так как для удаления недопроявленного или «прошитого» оставшегося резистного слоя требуется значительное время травления, что приводит к сильному растравливанию окна резистной маски, недопустимому увеличению его линейных размеров и формированию неровных краев маски. Например, для получения после допроявления в кислородной плазме топологической нормы 0.3 мкм необходимо формировать узкую щель в резисте длиной значительно меньше топологической нормы.

Можно избежать подобных проблем подбором дозы, энергии, плотности и сечения электронного луча для каждого процесса электронного экспонирования масок электронных резистов, но это требует проведения большого количества итераций, дорого и не всегда дает воспроизводимый положительный результат.

Целью настоящего изобретения является устранение указанных выше недостатков прототипа, в частности, обеспечение ровного края резистных масок и свободной от резиста чистой рабочей поверхности.

Задача решается за счет того, что вместо стандартного способа использования тонких проводящих покрытий, временно наносимых на поверхность масок электронных резистов и удаляемых после проведения процессов электронно-лучевого экспонирования, предлагается тонкие проводящие покрытия наносить не на резистные маски, а под них, т.е. непосредственно на рабочую поверхность активной области структуры.

Технический результат достигается тем, что в способе, включающем выделение активной области полупроводниковой структуры химическим или реактивно-ионным травлением, или ионной имплантацией и создание омических контактов стока и истока на контактном слое активной области, в отличие от прототипа, тонкие (50 – 300 нанометров) многослойные металлические или многослойные металлические и диэлектрические, или резистные маски наносятся на поверхность контактного слоя полупроводника, затем проводят формирование затворной щели в металлических (например, Al-Al), металлических и диэлектрических (например, SiO2-Al), диэлектрических (например, SiO2-SiO2, Si3N4-Si3N4) или резистных масках, осуществляют нанесение одного или нескольких тонких проводящих слоев, формирование поверх них масок электронных резистов, проведение электронно-лучевого экспонирования, проявление и удаление засвеченного резиста, допроявление в кислородной плазме и удаление проводящего слоя в окнах резистных масок, окружающих щели. При необходимости осуществляют селективное травление контактного слоя, напыление пленок затворной металлизации и формирование затворов методом взрывной литографии, удаление остатков тонких проводящих слоев, пассивацию поверхности слоем диэлектрика, вскрытие окон над контактами стока и истока и формирование металлизации второго уровня.

В стандартном способе используют тонкие проводящие покрытия, временно наносимые на маску электронного резиста при проведении процессов электронной литографии, что обеспечивает стекание электрического заряда, захваченного экспонируемой электронным лучом поверхностью резистной маски. После проведения электронно-лучевого экспонирования тонкие проводящие слои удаляют с поверхности масок электронных резистов. При этом в стандартных способах нанесения проводящих покрытий существуют значительные ограничения по химическому составу среды и термодинамическим параметрам системы (например, температуры), накладываемые применяемыми резистными масками.

В способе по изобретению наносимые непосредственно на рабочую поверхность тонкие проводящие покрытия используются в первую очередь для экранирования масок электронных резистов от встроенных в гетероструктуру сильных электрических полей E, а во вторую очередь – для стекания электрического заряда, накапливаемого резистными слоями в процессе электронно-лучевого экспонирования. Заявленный способ не имеет ограничений, накладываемых применением резистных масок, обеспечивает равномерную засветку резистивных масок по всей толщине, равномерное проявление и полное удаление экспонированного резиста. Это обеспечивает формирование ровного края резистных масок и свободную от резиста чистую рабочую поверхность после удаления тонкого проводящего покрытия.

Преимуществом предлагаемого способа изготовления нитрид-галлиевого полевого (HEMT) транзистора перед прототипом является исключение негативного влияния встроенных сильных электрических полей на процесс электронно-лучевого экспонирования. Это достигается посредством экранирования от масок электронных резистов тонкими проводящими покрытиями, расположенными между поверхностью ГЭС и резистными масками, чем обеспечивается равномерная по всей толщине засветка резистных масок при экспонировании, равномерное их проявление и полное удаление засвеченного резиста, формирование ровного края резистной маски и свободную от резиста чистую рабочую поверхность после удаления тонких проводящих покрытий. Кроме того, обеспечивается возможность нанесения различных проводящих покрытий и их комбинаций способами, не имеющими ограничений, накладываемых применением электронных резистов.

На схемах фиг. 1 показаны основные моменты одного из возможных вариантов заявленного способа изготовления (InxAl1-xN/GaN, AlxGa1-xN/GaN) полевого (HEMT) транзистора с затвором Шоттки.

На фиг. 1, а) показана структура, содержащая полуизолирующую подложку карбида кремния 1, на которой выращены нитридные гетероэпитаксиальные полупроводниковые слои 2, необходимые для создания канала с двумерным электронным газом, и покрывающий капсулирующий слой i-GaN 3.

На фиг. 1, б) показана структура после выделения активной области, создания омических контактов стока 4 и истока 5 и нанесения первой диэлектрической маски 6.

На фиг. 1, в) показана структура после травления окна 8 в первой диэлектрической маске 6 через маску резиста 7.

На фиг. 1, г) показана структура после напыления второй, отличающейся по химическим свойствам, диэлектрической маски 9 и удаления резиста 7.

На фиг. 1, д) показана структура после нанесения тонкого 20-50 нм проводящего слоя 10.

На фиг. 1, е) показана структура после проведения электронной литографии для формирования затвора через маску электронного резиста 11.

На фиг. 1, ж) показана структура после напыления барьерной металлизации 12, удаления резиста, удаления тонкого проводящего слоя, удаления первой диэлектрической маски из-под шляпки Т-образного затвора.

На фиг. 1, з) показана структура после пассивации канала транзистора диэлектриком 13 таким образом, что между полупроводником и ориентированным к стоку краем шляпки Т-образного затвора образуются полости, заполненные вакуумом или газовой средой 14.

На фиг. 1, и) показана структура после вскрытия окон в диэлектрике 13 и гальванического наращивания золота 15 на омические контакты с целью формирования металлизации второго уровня.

Пример осуществления способа по изобретению.

Изготавливали полевой транзистор с высокой подвижностью электронов (HEMT) на основе гетероструктуры InAlN/GaN, основные технологические этапы изготовления которого показаны на фиг. 1. Эпитаксиальные слои были выращены методом MOC-гидридной эпитаксии на полуизолирующей подложке карбида кремния 1.

Капсулирующий слой 3 из полуизолирующего нитрида галлия i-GaN был выращен поверх слоев 2, образующих гетеропереход InAlN/GaN с двумерным электронным газом. Сначала проводили выделение активной области транзистора реактивно-ионным травлением по маске фоторезиста. С использованием методов литографии, процессов вакуумного напыления и быстрого термического отжига на поверхности капсулирующего слоя 3 создавали омические контакты истока 4 и стока 5. Затем на всю структуру наносили первую маску диэлектрической пленки диоксида кремния SiO2 6 толщиной 150 нм. Затем с использованием методов литографии в резистной маске 7 формировали окна, расположенные ближе к стоку, края которых располагались в каналах между контактами стока и истока и совпадали с предполагаемыми положениями затворов Шоттки. После этого в окнах резистной маски проводили химическое травление материала первой маски 6 и формирование таким образом левого края щели 8, определяющей в конечном итоге положение полевого затвора Шоттки. Не снимая резиста, термическим распылением наносили вторую диэлектрическую маску из монооксида кремния SiO 9 толщиной 0,15 мкм. После удаления резиста одна часть поверхности канала была закрыта слоем первой маски 6, а другая – слоем второй маски 9. Между этими слоями получалась щель трапециевидного сечения с линейным размером L меньшего основания у рабочей поверхности 150 нм. Затем для проведения электронной литографии всю поверхность пластины покрывали проводящим слоем алюминия 10 толщиной 30 нм, после чего на нем формировали маску электронного резиста 11 со смещенной в сторону стока шляпкой затвора, проводили электроннолучевое экспонирование, проявление и удаление засвеченных участков резистной маски, допроявление в кислородной плазме и селективное удаление проводящего слоя 10 в окнах резистных масок, напыляли металлизацию затвора 12, проводили операцию «взрыва» электронного резиста 11 в результате чего формировался полевой затвор Шоттки 12 Т-образной формы со смещенной в сторону стока шляпкой полевого затвора. Затем селективным травлением удаляли проводящий слой Al с окружающей затвор открытой поверхности, а затем и диэлектрическую маску SiO2 6 первой маски из-под ориентированного к стоку края шляпки Т-образного затвора, проводили пассивацию активной области структуры диэлектриком 13 толщиной 0.3 мкм таким образом, что между рабочей поверхностью активной области полупроводника и ориентированными к стоку краями шляпок Т-образных затворов Шоттки образовывались полости 14. Далее для формирования металлизации второго уровня над омическими контактами стока и истока вскрывали окна в пассивирующем диэлектрике и производили гальваническое наращивание золота 15.

В результате была достигнута поставленная цель и получен InAlN/GaN HEMT транзистор с длинной затвора, равной 150 нм.

Источники информации:

1. Т.С. Петрова, Е.Л. Ерёмина, М.Г. Игнатьев, Л.А. Козлова, А.А. Баров. Монолитная интегральная схема двухпозиционного СВЧ коммутатора на GaAs. Известия Томского политехнического университета. 2006. т. 309. №8. с.172-175.

2. Г.И. Айзенштат, А.Ю. Ющенко, А.И. Иващенко. Патент RU 2463682 С1. Способ изготовления полевого транзистора. 2011 г.

3. Е.П. Гроо, Л.А. Козлова, М.Г. Игнатьев. Технология формирования затвора с субмикронными размерами с использованием оксидных пленок. Научная сессия ТУСУР – 2004 г., Материалы Всероссийской Научно-Технической Конференции 2004 г., Томск, Россия.

4. Москалёв А.В. Моделирование энергетических профилей квантовых ям твердый раствор нитридов галлия и алюминия – нитрида галлия с учетом пьезоэлектрической и спонтанной поляризации. «Санкт-Петербургский государственный электротехнический университет «ЛЭТИ» им. В.И.Ульянова (Ленина)» (СПбГЭТУ “ЛЭТИ”). Выпускная квалификационная работа бакалавра. Электронный ресурс: http://library.eltech.ru/files/vkr/bakalavri/2281/2016%D0%92%D0%9A%D0%A0228105%D0%9C%D0%9E%D0%A1%D0%9A%D0%90%D0%9B%D0%81%D0%92.PDF, дата просмотра 07.12.2017.

5. И.А. Супрядкина, К.К. Абгарян, Д.И. Бажанов, И.В. Мутигуллин. Исследование поляризаций нитридных соединений (Al, Ga, AlGa)N и зарядовой плотности различных интерфейсов на их основе. ФТП. 47(12). 1647-1652 (2013).

Способ изготовления мощного нитрид-галлиевого полевого транзистора, включающий выделение активной области химическим или физическим травлением, проведение процессов литографии и создание омических контактов стока и истока на контактном слое активной области полупроводниковой структуры, формирование щели затвора или другого конструктивного элемента в диэлектрических, металлических или резистных масках первого уровня или их комбинаций, а также, при необходимости, селективное травление контактного слоя, отличающийся тем, что на поверхность активной области полупроводниковой структуры с затворной щелью наносят тонкий слой металлического, полимерного или другого высокопроводящего покрытия или их комбинацию, после чего из электронных резистов формируют маски второго уровня и методом электронной литографии формируют расширенные шляпки полевых затворов Шоттки, затем удаляют проводящие покрытия в открытых окнах масок второго уровня, напыляют барьерную металлизацию, проводят финишные обработки, методом взрывной литографии масок электронных резистов второго уровня формируют шляпки полевых затворов Шоттки или других конструктивных элементов, удаляют проводящие покрытия с открытых участков поверхности, при необходимости формирования полостей под полями шляпок полевых затворов селективно удаляют маски первого уровня, проводят пассивацию поверхности канала между контактами стока и истока слоем диэлектрика таким образом, чтобы под полями шляпок полевых затворов формировались воздушные полости, затем вскрывают окна в диэлектрике над контактами стока и истока, проводят металлизацию следующих уровней, металлизацию подложки с обратной стороны и разделение подложки на кристаллы.



 

Похожие патенты:

Переключающий элемент включает в себя полупроводниковую подложку, которая включает в себя первый слой полупроводника n-типа, базовый слой р-типа, образованный эпитаксиальным слоем, и второй слой полупроводника n-типа, отделенный от первого слоя полупроводника n-типа базовым слоем, изолирующую пленку затвора, которая покрывает зону, перекрывающую поверхность первого слоя полупроводника n-типа, поверхность базового слоя и поверхность второго слоя полупроводника n-типа, а также электрод затвора, который расположен напротив базового слоя в пределах изолирующей пленки затвора.

Изобретение относится к тонкопленочному транзистору (TFT), содержащему подложку (100) со слоем (101) электрода затвора, наложенным и структурированным на ней, и изолирующим слоем (102) затвора, наложенным на слой электрода затвора и подложку.

Изобретение относится к тонкопленочному транзистору (TFT), содержащему подложку (100) со слоем (101) электрода затвора, наложенным и структурированным на ней, и изолирующим слоем (102) затвора, наложенным на слой электрода затвора и подложку.

Изобретение относится к оксидному полупроводнику p-типа, композиции для получения оксидного полупроводника p-типа, способу получения оксидного полупроводника p-типа, полупроводниковому компоненту, отображающему элементу, устройству отображения изображений и системе отображения информации об изображении.

Изобретение относится к области изготовления электронных устройств, в частности устройств на основе материалов III-V групп. Способ изготовления устройства на основе материала III-V групп включает этапы, на которых в изолирующем слое на кремниевой подложке формируют канавку, в канавку наносят первый буферный слой на основе материала III-V групп на кремниевую подложку, на первый буферный слой наносят второй буферный слой на основе материала III-V групп, слой канала устройства на основе материала III-V групп наносят на второй буферный слой на основе материала III-V групп.

Изобретение предлагает способ изготовления тонкой пленки низкотемпературного поликристаллического кремния, включающий этап выращивания слоя аморфного кремния, этап первоначального выращивания слоя оксида кремния на слое аморфного кремния, затем формирование некоторого множества вогнутых поверхностей на слое оксида кремния, которые будут отражать лучи света, вертикально проецируемые на оксид кремния, и, последним, этап проецирования луча эксимерного лазера на слой аморфного кремния через слой оксида кремния, чтобы преобразовать слой аморфного кремния в тонкую пленку низкотемпературного поликристаллического кремния.

Изобретение относится к электронной полупроводниковой технике и направлено на создание рентабельного базового процесса изготовления мощных кремниевых СВЧ LDMOS транзисторов с диапазоном рабочих частот до 3,0…3,6 ГГц на более доступном и менее дорогостоящем технологическом оборудовании.

Настоящее изобретение предлагает переключающий тонкопленочный транзистор (ТПТ), который включает затвор, сток, исток, полупроводниковый слой и четвертый электрод, причем сток соединяется с первым сигналом, затвор соединяется с управляющим сигналом для управления включением или отключением ТПТ, исток выводит первый сигнал, когда ТПТ включается, четвертый электрод и затвор соответственно расположены на двух сторонах полупроводникового слоя, и четвертый электрод является проводящим и выборочно соединяется с напряжениями разного уровня, причем первый сигнал является контрольным сигналом, и исток соединен с проверяемой линией сканирования или линией данных.

Настоящее изобретение относится к тонкопленочному транзистору из низкотемпературного поликристаллического кремния, который обладает определенными электрическими характеристиками и надежностью, и к способу изготовления такого тонкопленочного транзистора.

Предоставлен полевой транзистор, содержащий электрод затвора, предназначенный для приложения напряжения затвора, электрод истока и электрод стока, оба из которых предназначены для вывода электрического тока, активный слой, образованный из оксидного полупроводника n-типа, предусмотренный в контакте с электродом истока и электродом стока, и изолирующий слой затвора, предусмотренный между электродом затвора и активным слоем, при этом работа выхода электрода истока и электрода стока составляет 4,90 эВ или более, а концентрация электронов - носителей заряда оксидного полупроводника n-типа составляет 4,0×1017 см-3 или более.

Изобретение относится к технологии силовой электроники, а именно к технологии получения дискретных силовых транзисторов на основе нитрида галлия (GaN), работающих в режиме обогащения.

Изобретение относится к технологии изготовления полевых транзисторов. Способ изготовления СВЧ мощного полевого псевдоморфного транзистора на гетероэпитаксиальной структуре AlGaAs/InGaAs/GaAs заключается в том, что формируют субмикронный Т-затвор с применением оптической литографии.

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полевого транзистора с пониженными токами утечки.

Изобретение относится к электронной технике и предназначено для создания дискретных приборов и сверхвысокочастотных интегральных схем с использованием полевых транзисторов.

Изобретение относится к области полупроводниковой техники. Способ изготовления мощного СВЧ-транзистора включает нанесение на фланец слоя припоя, формирование пьедестала, нанесение подслоя, обеспечивающего крепление кристалла транзистора к пьедесталу, формирование на базовой подложке из монокристаллического кремния p-типа проводимости, ориентированного по плоскости (111), вспомогательных эпитаксиальных слоев, нанесение базового слоя и буферного слоя для выращивания эпитаксиальной структуры полупроводникового прибора на основе широкозонных III-нитридов, нанесение на базовый слой теплопроводящего CVD поликристаллического алмаза, удаление базовой подложки вместе со вспомогательными эпитаксиальными слоями до базового слоя, наращивание на базовом слое гетероэпитаксиальной структуры на основе широкозонных III-нитридов и формирование истока, затвора и стока.

Изобретение относится к технологии полупроводниковых устройств. В способе формирования электронного устройства удаляют фоторезист с по меньшей мере одной поверхности проводящего слоя с использованием смеси реактивов, которая содержит первый материал самоорганизующегося монослоя и реактив для удаления фоторезиста, таким образом осаждают самоорганизующийся монослой на по меньшей мере одну поверхность указанного проводящего слоя и осаждают полупроводниковый материал на самоорганизующийся монослой, нанесенный на проводящий слой, без озонной очистки проводящего слоя.

Изобретение относится к области полупроводниковой техники. Полупроводниковый прибор включает утоненную подложку из монокристаллического кремния р-типа проводимости, ориентированного по плоскости (111), с выполненным на ней буферным слоем из AlN, поверх которого выполнена теплопроводящая подложка в виде осажденного слоя поликристаллического алмаза толщиной, равной по меньшей мере 0,1 мм, на другой стороне подложки выполнена эпитаксиальная структура полупроводникового прибора на основе широкозонных III-нитридов, исток из AlGaN, затвор, сток из AlGaN, омические контакты к истоку и стоку, припой в виде слоя, включающего AuSn, медный пьедестал и фланец.

Изобретение относится к электронной технике. .

Изобретение относится к электронной технике. .

Изобретение относится к электронной технике и предназначено для создания дискретных приборов или сверхвысокочастных интегральных схем на полевых транзисторах. .
Наверх