Способ и устройство преобразования сигнала произвольной формы с использованием ступенчатых пилообразных функций

Группа изобретений относится к области измерений, вычислительной технике и предназначено для прямого и обратного преобразований сигналов произвольной формы. Техническим результатом является уменьшение аппаратной среднеквадратичной погрешности, максимального уклонения восстановленного сигнала от исходного сигнала. Устройство содержит источник сигнала произвольной формы, блоки интеграторов, блоки отсчитывания и запоминания, резисторы, операционный усилитель, генератор однополярных прямоугольных импульсов, блоки умножения ступенчатых пилообразно изменяющихся коэффициентов деления делителей, блоки вычисления коэффициентов преобразования. 2 н.п. ф-лы, 27 ил.

 

Изобретение относится к области измерений, вычислительной и импульсной технике и предназначено для прямого, обратного преобразований и фильтрации сигналов произвольной формы и различной природы (речь, музыка, видео, связь и т.д.).

В настоящее время применяется большое количество различных базисов (Фурье, Уолша, Адамара, Хаара, Добеши и т.д.) [1, 2, 5, 6, 7, 8]. Выбор типа анализирующего базиса для обработки сигналов, как правило, определяется тем, какую информацию необходимо извлечь из сигнала. Каждый базис имеет свои характерные особенности во временном и частотном пространствах. С помощью различных базисов можно полнее выявить и подчеркнуть те или иные свойства преобразованного сигнала. При этом другим аспектом выбора является скорость и объем вычислений.

Наиболее часто наряду с классическим преобразованием Фурье используются преобразования Уолша или Адамара, являющегося аналогом преобразования Уолша, и пилообразные функции [1, 2, 4]. Эти преобразования имеют алгоритмы быстрого вычисления.

Преобразования сигналов, основанные на использовании напряжений Уолша и ортогональных пилообразных напряжений, относятся к классу линейных функций [1, 2].

Согласно преобразованию с использованием пилообразных напряжений в [1] (Приложение 1. Стр. 25-28), при прямом преобразовании сигнала (вычислении коэффициентов разложения) выполняют следующие операции:

- параллельно (одновременно) генерируют пилообразные напряжения;

- параллельно умножают сигнал в виде непрерывно изменяющегося напряжения F(t) (без оцифровывания) на пилообразные напряжения

- параллельно вычисляют значения интегралов от произведений напряжения сигнала на пилообразные напряжения на промежутках времени, равных 2l

где j∈N;

l - полупериод преобразования;

t - время;

- отсчитывают значения интегралов J_j, равные значениям коэффициентов разложения b_j по пилообразным напряжениям

где при l=1 b_j=J_j.

При обратном преобразовании сигнала (восстановлении и фильтрации):

- параллельно умножают коэффициенты разложения b_j - в виде напряжений, полученных при прямом преобразовании, на пилообразные напряжения

- параллельно суммируют произведения коэффициентов разложения в виде напряжений на пилообразные напряжения, формируют восстановленный сигнал G(t), представляющий собой среднеквадратичное приближение входного сигнала F(t)

или фильтрованный сигнал, положив отдельные значения K(j)=0.

Для оценки возможности преобразования сигнала по предлагаемым ортогональным ступенчатым пилообразным функциям (10), отображающим изменение во времени коэффициентов деления делителей напряжений, составленных из одинаковых резисторов, и сравнения способа, основанного на применении пилообразных функций из [1], используем вычисление средней квадратичной погрешности из [8] (Приложение 2. Стр. 414, 415)

и наибольшее уклонение восстановленного сигнала G(t) относительно исходного F(t),

где: F(t) - исходный сигнал;

G(t) - восстановленный сигнал.

Исходный сигнал

подвергнем прямому и обратному преобразованию по пилообразным функциям из [1] и предлагаемым пилообразным ступенчатым функциям (9) и используем (6) и (7).

Результаты преобразования по пилообразным напряжениям приведены на фиг. 1.

Средняя квадратичная погрешность по пилообразным напряжениям (методическая погрешность )

,

а максимальное уклонение в отдельных точках более Δ_n(t)=0,15624.

Результаты преобразования по пилообразным ступенчатым функциям в виде графиков приведены на фиг. 2.

Средняя квадратичная погрешность преобразования по пилообразным ступенчатым функциям (методическая погрешность )

,

а максимальное уклонение

Δ_сn(t)=0,14878.

Для наглядности оценки этих двух преобразований результаты приведений и сигнал приведены на фиг. 1 и фиг. 2.

Из сравнения результатов следует, что методическая погрешность преобразования по пилообразным ступенчатым функциям уступает по сравнению с пилообразным преобразованием всего лишь на

,

а уклонение

δ=Δ_n-Δ_cn=0,15624-0,14878=0,0846.

Из сравнения способов следует, что практически эти способы имеют почти одинаковые методические погрешности, поэтому достоинства и недостатки этих методов следует сравнить при конкретной реализации.

При реализации способа [1], основанного на использовании пилообразных напряжений, используют двуполярные прямоугольные напряжения Уолша [2. Приложение 3. Стр. 47], которые интегрируют с помощью интеграторов на операционных усилителях, а также используют аналоговые умножители сигналов типа AD539 (Приложение 5), построенных также на операционных усилителях.

Из [4, 5] известно, что использование аналоговой техники связано с недостатками, обусловленными наличием сдвигов токов и напряжений, а также и температурой (Приложение 4. Стр. 54-56).

Из [4] следует, что у интеграторов с использованием операционных усилителей, в цепи отрицательной обратной связи которых устанавливаются конденсаторы, погрешность достигает 5% и выше (Приложение 4. Стр. 131, 132), что считается большими величинами даже при использовании различных способов компенсации токов смещения. Эти способы уменьшают погрешность интеграторов, однако при этом ограничивают область частот, в которой происходит интегрирование

,

где ƒ - частота интегрируемых импульсов, R_P - сопротивление, шунтирующее конденсатор обратной связи, С - емкость конденсатора обратной связи.

При этом погрешность интегрирования составляет около 5%.

К тому же к конденсаторам обратной связи предъявляются повышенные требования.

На этапе умножения исходного сигнала F(t) на пилообразные напряжения [1] используются умножающие схемы, которые построены на базе операционных усилителей, также имеют погрешности. Лучшие умножители AD539 в соответствии с техническими характеристиками также обладают погрешностями (Приложение 5).

Целью изобретения является уменьшение аппаратной погрешности при использовании пилообразных напряжений, формируемых с помощью интеграторов на операционных усилителях и умножителях аналоговых сигналов на этапе вычисления произведений сигнала F(t) на пилообразные напряжения.

Поставленная цель достигается тем, что в предлагаемом способе и устройстве преобразования сигнала формируют порождающие ступенчатые пилообразные функции в виде изменяющихся во времени коэффициентов деления делителей напряжения, составленных из одинаковых резисторов, с числами секвент 1, 2, 3, 4, 8 и 15

где: t - время;

l - период преобразования Sld₁;

[…] - операция выделения целой части.

Графики этих функций приведены на фиг. 3.

Затем, используя функцию ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжения с числами секвент 4 и 8 с помощью электронных ключей и усилителей, изменяющих знак на -1 (Фиг. 9, фиг. 10, фиг. 20)

формируют функцию ступенчатых пилообразно изменяющихся коэффициентов деления с числами секвент 5, 6, 7, 9, 10, 11, 12, 13, 14. Полученные функции изменения коэффициентов деления делителей напряжений упорядочивают по возрастанию чисел секвент (9) фиг. 4, приводят к ортогональному виду и тем самым формируют ортогональные ступенчатые пилообразные функции коэффициентов деления резистивных делителей напряжений, изменяющихся во времени в соответствии со следующими равенствами:

где t - время;

l - полупериод преобразования функций Sld₁(t);

[…] - операция выделения целой части.

Коэффициенты преобразования при использовании ортогональных ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений определяются из следующих равенств:

Сравнивая характер изменений пилообразных функций, используемых в [1] (Приложение 1, фиг. 1), с характером изменения предлагаемых ступенчатых пилообразно изменяющихся коэффициентами деления делителей напряжения фиг. 3, составленных из одинаковых по величине сопротивлений и изготовленных по одной и той же технологии, свидетельствует о том, что по характеру изменения и расположению секвент предлагаемого преобразования полностью совпадают, поэтому способ и устройство преобразования сигналов по пилообразным напряжениям [1] выбраны в качестве прототипа, как наиболее близкие к предлагаемым способу и устройству.

Предлагаемый способ реализуется следующим образом:

- импульсы генератора однополярных импульсов тактовой частоты F_T делят с помощью синхронных счетчиков D1, D2, D3 фиг. 5 типа К155ИЕ9 [9, Приложение 6. Стр. 97, 98];

- в результате деления на выходах Q0, Q1,…Q11 формируют однополярные импульсы с частотами кратными двум:

где l - полупериод импульсов Q8;

- выходы Q0, Q1, …, Q5 счетчиков D1, D2 соединяют с входами 1, 3, 5, 9, 11, 13 инверторов D4 типа К155ЛН5 фиг. 5, [9] (Приложение 6, Стр. 27), а выходы Q6, Q7, …, Q11 - с входами 1, 3, 5, 9, 11, 13 инверторов D5. На выходах 2, 4, 6, 8, 10, 12 инверторов D4 и D5 получают инверсные прямоугольные импульсы:

где l - полупериод импульсов ;

- выходы Q0, Q1, Q2, Q3 счетчика D1 соответственно соединяют с входами А0, A1, А2, A3 дешифратора D6 типа К155ИД3 [9] (Приложение 6. Стр. 132, 133, фиг. 5), преобразующие четырехразрядный код, поступающий на входы А0, A1, А2 и A3 в напряжения низкого уровня, появляющегося на одном из шестнадцати выходов (Приложение 6. Стр. 133), а 16 выходов , соединяют с входами инверторов D10, D11 и D12 типа К155ЛН5 (Приложения 6. Стр. 27); на выходах 2, 4, 6, 8, 10, 12 инвертора D10 получают последовательность однополярных импульсов α_1,0, α_1,1, α_1,2, α_1,3, α_1,4, α_1,5; на выходах 2, 4, 6, 8, 10, 12 инвертора D11 - α_1,6, α_1,7, α_1,8, α_1,9, α_1,10, α_1,11; а на выходах 2, 4, 6, 8, 10, 12 инвертора D12 - α_1,12, α_1,13, α_1,14, α_1,15;

- выходы счетчиков Q1, Q2, Q3, Q4 соответственно соединяют с входами А4, А5, А6, А7 дешифратора D7; выходы счетчиков Q2, Q3, Q4, Q5 соединяют с входами А8, А9, А10, А11; выходы счетчиков Q3, Q4, Q5, Q6 - с входами А12, А13, А14, А15;

- выходы дешифраторов D7, D8, D9, а именно и соединяют соответственно с входами инверторов D13-D15; D16-D18 и D19-D21; в результате на выходе инверторов D10-D21 формируют четыре группы по 16 последовательностей однополярных импульсов, которые через выходы счетчиков D1-В3 представляются в виде логического умножения (14); (15); (16) и (17):

Аналогично формируются последовательности α_2,0…α_2,15, α_3,0…α_3,15, α_4,0…α_4,15:

Импульсные последовательности (14), (15), (16), (17) используют для управления ключами резистивных делителей S0-S15 и S0*-S15*, а импульсы Q4-Q9 и для формирования ступенчатых функций.

Графики импульсных последовательностей (14)-(17) приведены на фиг. 6, фиг. 7, фиг. 8, фиг. 9.

Схема, приведенная на фиг. 5, представляет собой генератор однополярных импульсов (ГОПИ) (фиг. 6-фиг. 9) в отличие от генератора двуполярных напряжений Уолша, используемого в патенте [1] и [2] (Приложение 3. Стр. 47).

На следующем этапе, используя импульсы ГОПИ и делители напряжения, составленные из одинаковых резисторов, формируют порождающие функции изменений коэффициентов деления делителей напряжений.

Изменение коэффициентов деления резистивных делителей реализуют схемами, приведенными на фиг. 10 и фиг. 11, которые включают по два резистивных делителя RD1 и RD2, каждый из которых представляет собой 16 последовательно соединенных одинаковых резисторов R. Выходы А и В резистивных делителей RD1 и RD2 коммутируют последовательно во времени контактами 1 и 2 ключей S0-S15 и S0*-S15*. Для этого входы управления 0-15 ключами S0-S15 и S0*-S15* типа КР590КН5 [10] (Приложение 7. Стр. 375) соединяют с выходами α_1,0…α_1,15 или α_2,0…α_2,15, α_3,0…α_3,15 либо α_4,0…α_4,15 генератора однополярных прямоугольных импульсов ГОПИ. При соединении α_4,0…α_4,15 ГОПИ с выходами управления 3 электронными ключами от 0 до 15 на выходах делителя RD1 между точками А и Е получают ступенчатое изменение сопротивления во времени от 16R до 1R, а между точками В и Е делителя RD2 - от 1R до 16R (см. фиг. 10, фиг. 11). Графики изменения сопротивлений (напряжений) между точками A, Е и B, Е приведены соответственно на фиг. 12 и фиг. 13.

Формализованное описание изменений сопротивлений делителей RD1 и RD2 между точками A, Е и B, Е с учетом напряжений управления α_1,0…α_1,15 ключами S0-S15 и S0*-S15* отображают следующими равенствами:

Для формирования изменения коэффициентов деления резистивных делителей в соответствии с порождающими функциями (8) вход 16 модуля формирования умножения (МФУ1) соединяют с источником постоянного напряжения U0 фиг. 10. В результате этого в каждом из делителей RD1 и RD2 протекает ток:

,

а на выходах делителей после коммутации во времени получают напряжения:

или

Из (19) и (20) очевидно, что выходные напряжения U_АЕ и U_ВЕ являются произведениями напряжения U₀ на коэффициенты деления делителей RD1 и RD2 (фиг. 12 и фиг. 13).

Для формирования однополярных ступенчатых пилообразных напряжений, изменяющихся ступенчато от до (фиг. 12) на промежутках , где , а на промежутках от до (фиг. 13) используют ключ S_Ф1 (фиг. 10) с переключающимися контактами 1, 2 и 3, вход 4 управления которого соединяют с выходом ГОПИ . Выходы делителей A и В через повторители П1 и П2 (фиг. 10) с коэффициентами передачи k=1 соединяют соответственно с контактами 1 и 2 ключа S_Ф1. На промежутках , где при замкнуты контакты 2 и 3, на выходе 3 ключа S_Ф1 формируют напряжение U_ВЕ от RD2 фиг. 16. Под воздействием импульсов (фиг. 14) на промежутках замыкаются контакты 1 и 3, на выходе 3 ключа S_Ф1 формируют напряжение U_АЕ делителя RD1 фиг. 16. На всей оси времени с помощью ключа S_Ф1 формируют однополярное ступенчатое напряжение U₃ в виде треугольников фиг. 16.

Для формирования двуполярного напряжения, изменяющегося тождественно Sld₁(t), используют повторитель на базе операционного усилителя ОУ3 с коэффициентом передачи минус 1 фиг. 10 и ключ S_Ф2. Контакт 2 ключа S_Ф2 соединяют с выходом 3 ключа S_Ф1. Вход 1 ключа S_Ф2 соединяют с выходом операционного усилителя ОУ3 фиг. 10. Вход 4 управления ключа S_Ф2 соединяют с выходом ГОПИ. На промежутках [l2n,l(2n+1)], где при замкнуты контакты 2 и 3 ключа S_Ф2, на выходе 3 S_Ф2 формируют положительную полуволну пилообразного напряжения фиг. 16. Под воздействием напряжения (фиг. 15) на промежутках [l(2n+1),2l(n+1)], где замыкают контакты 1 и 3 ключа S_Ф2, в результате чего выход операционного усилителя ОУ3 соединяют с выходом 3 ключа S_Ф2 и тем самым на выходе 3 формируют отрицательную полуволну ступенчатого пилообразного напряжения фиг. 17. Таким образом на выходе 20 МФУ1 формируют произведение напряжения U₀ на изменение коэффициентов деления делителей RD1 и RD2 тождественно изменяющейся порождающей функции Sld₁(t):

β₁(t)=U₀Sld₁(t).

Далее источник напряжения U₀ на входе 16 МФУ1 (см. фиг. 10) заменяют на источник сигнала F(t). На выходе 20 МФУ1 получают напряжение, пропорциональное произведению сигнала F(t) на изменение коэффициентов деления делителей RD1 и RD2

Сравнивая схемы формирования базисных функций (10) фиг. 10 и фиг. 11 со схемами формирования базисных функций в прототипе [1] (Приложения 8. Фиг. 6 и фиг. 8) находим, что схемы фиг. 10 и фиг. 11 в предлагаемом формирователе не содержат интегрирующих и стабилизирующих рабочие напряжения элементов в отличии от схем прототипа [1] (Приложение 7 фиг. 6 и фиг. 8).

Для формирования произведения сигнала F(t) на Sld₃(t) и Sld₁₅(t) используют еще два модуля МФУ1.

Для формирования произведения

входы МФУ1 0, 1, 2, …15 соответственно соединяют с выходами α_3,0…α_3,15 ГОПИ, вход 16 соединяют с выходом источника сигнала F(t), а входы 17 и 18 МФУ1 соединяют с выходами и . На выходе 20 получают напряжение тождественное (22).

Для формирования произведения

входы МФУ1 0, 1, 2,…, 15 соответственно соединяют с выходами α_1,0…α_1,15 ГОПИ, вход 16 соединяют с выходом источника сигнала F(t), а входы 17 и 18 МФУ 1 соединяют с выходами и .

Для формирования произведения сигнала F(t) на изменяющиеся коэффициенты делителей Cld₂(t), Cld₄(t), Cld₈(t) используют модули МФУ2, схема которого приведена на фиг. 11. В состав каждой схемы входят также два резистивных делителя RD1 и RD2 и ключи S0-S15 и S0*-S15*, повторители П1 и П2* на операционных усилителях ОУ1, ОУ2 и ОУ3, ключи S_Ф1, S_Ф2 как и в схеме МФУ1 фиг. 10. Схема МФУ2 отличается от схемы МФУ1 тем, что вместо повторителя П2 фиг. 10 с коэффициентом передачи +1 используют повторитель П2* с коэффициентом передачи -1. Кроме этого выходы делителей A и Б соединены в соответствие со схемой фиг. 11.

Для формирования произведений сигнала F(t) на изменяющиеся коэффициенты деления делителей

входы 0, 1, 2, …, 15 МФУ2 соединяют соответственно с выходами α_4,0…α_4,15 ГОПИ, вход 16 МФУ2 соединяют с выходом источника U₀, а входы 17 и 18 соответственно соединяют с выходами и , При на входе 17 МФУ2, на промежутках , где замкнуты контакты 2 и 3 ключа S_Ф1, на выходе 3 формируют ступенчатые напряжения делителя RD1, изменяющиеся от до (фиг. 18). При на входе 17 МФУ2 на промежутках , где замкнуты контакты 1 и 3 ключа S_Ф1, на выходе 3 формируют напряжения делителя RD2 от до , тождественное напряжению на выходе усилителя ОУ2, у которого коэффициент передачи равен -1. Графики изменения ступенчатых напряжений U₃ на выходе 3 ключа S_Ф1 приведены на фиг. 18.

При на входе 18 МФУ2 на промежутках [l2n,l(2n+1)] замкнуты контакты 2 и 3 ключа S_Ф2 и тем самым на выходе 20 МФУ2 формируют ступенчатые напряжения .

При на выходе 20 МФУ2 на промежутках [l(2n+1),2l(n+1)] замкнуты контакты 1 и 3 ключа S_Ф2, на выходе 3 формируют напряжения (фиг. 19).

Таким образом, на всей временной оси на выходе 20 МФУ2 формируют ступенчатое напряжение

Далее вместо напряжения U₀ на вход 16 МФУ2 подают напряжение сигнала F(t), в результате чего на выходе 20 МФУ2 получают произведение сигнала на изменение коэффициентов деления делителей RD1 и RD2 (20).

Для формирования произведений сигнала F(t) на изменяющиеся коэффициенты деления делителей

используют два модуля МФУ2, входы 16 которых соединяют с выходом источника сигнала F(t). Входы 0, 1, 2, 15 одного из модулей МФУ2 соединяют соответственно с выходами α_3,0…α_3,15 ГОПИ, а входы 17 и 18 соединяют с выходами и ГОПИ соответственно. На выходе 20 МФУ2 формируют произведение сигнала F{t) на изменение коэффициентов деления Cld₄(t).

Для формирования F(t)Cld₈(t) входы 0, 1, 2, 15 второго модуля МФУ2 соединяют с выходами α_2,0…α_2,15 ГОПИ, а входы 17 и 18 соединяют с выходами и ГОПИ соответственно. На выходе 20 МФУ2 формируют произведение сигнала F(t) на изменение коэффициентов деления Cld₈(t).

Для формирования произведений сигнала F(t) на Sld₅(t), Cld₆(t), Sld₇(t), Cld₁₀(t), Sld₁₁(t), Cld₁₂(t), Sld₁₃(t), Cld₁₄(t) используют схему И₃ изменения знака напряжения сигнала на коэффициенты делителях RD1 и RD2, приведенную на фиг. 20, и модули МФУ1 или МФУ2 фиг. 10, фиг. 11. Схема И₃ фиг. 20 состоит из повторителя на операционном усилителе с коэффициентом передачи -1, входа которого соединяют с контактом 2 ключа S, а выход повторителя соединяют с контактом 1 ключа S. Выход 3 ключа S соединяют с выходом в схемы И₃. Вход управления 4 ключа S соединяют с одним из выходов Q₄-Q₈ ГОПИ. Схема работает следующим образом: при подаче на вход а схемы И₃ напряжения γ₄(t)=U₀Cld₄(t), а на вход управления С напряжения от ГОПИ при на промежутках [l2n,l(2n+1)], где замкнуты контакты 2 и 3, на выходе в схемы И₃ формируют напряжение γ₄(t) без изменения знака фиг. 21. При на промежутках [l(2n+1),2l(n+1)] замкнуты контакты 1 и 3, в результате чего выход в схемы И₃ соединен с выходом операционного усилителя, на выходе которого получают напряжение γ₄(t) со знаком минус.

График напряжения фиг. 22 на выходе в схемы И₃ приведен для случая, когда F(t)=U₀=const. Из графика очевидно, что на выходе в схемы И₃ формирует напряжение

.

При изменяющемся во времени сигнале F(t) схема И₃ формирует напряжение

На фиг. 23 приведена схема блока умножения сигнала и коэффициентов деления делителей (БУСКДД) напряжений для всех функций (10).

На фиг. 23 приведены соединения модуля МФУ2.5 и схемы И₃1 для реализации (28).

Для формирования произведений

используют еще два модуля МФУ2.6 и МФУ2.7, входы 0, 1, 2, 15 которых соединяют соответственно с выходами α_3,0…α_3,15 ГОПИ. Входы 17 соединяют параллельно с выходом генератора, а входы 18 соединяют параллельно с выходом Схема таких соединений приведена на фиг. 23. На выходах 20 модулей МФУ2.6 и МФУ2.7 формируют произведения напряжения сигнала F(t) на коэффициенты делителей Cld₄(t).

Для формирования напряжения γ₆(t)=F(t)Cld₆(t) выход 20 МФУ2.6 соединяют с входом а схемы И₃2 фиг. 23; вход с схемы И₃2 соединяют с выходом ГОПИ, выход в схемы И₃2 соединяют с входом а еще одной схемы И₃3, вход с которой соединяют с выходом ГОПИ, на выходе в схемы И₃3 формируют γ₆(t)=F(t)Cld₆(t).

Для формирования напряжения γ₇(t)=F(t)Sld₇(t) выход 20 МФУ2.7 соединяют с входом а схемы И₃4 фиг. 23; вход с И₃4 соединяют с выходом ГОПИ, на выходе в схемы И₃4 формируют напряжение γ₇(t).

Для формирования произведений сигнала F(t) на изменения коэффициентов деления γ₉(t)-γ₁₄(t) используют модули МФУ2.9-МФУ2.14, входы 0, 1, 2, 15 которых соединяют соответственно с выходами α_2,0…α_2,15 ГОПИ фиг. 23, входы 16 соединяют с выходом источника сигнала F(t). На выходах 20 этих модулей формируют γ₈(t)=F(t)Cld₈(t). Вход управления с схемы И₃5 соединяют с выходом , на выходе в формируют γ₉(t)=F(t)Sld₉(t).

Для формирования напряжения γ₁₀(t)=F(t)Cld₁₀(t) выход 20 МФУ2.10 соединяют с входом а двух последовательно соединенных схем И₃6 и И₃7; вход с И₃6 соединяют с выходом ГОПИ, вход с И₃7 соединяют с выходом ГОПИ, в результате на выходе в схемы И₃7 формируют γ₁₀(t).

Для формирования напряжения γ₁₁(t)=F(t)Sld₁₁(t) выход 20 МФУ2.11 соединяют с входом а схемы И₃8; вход с И₃8 соединяют с выходом ГОПИ, на выходе в схемы И₃8 формируют напряжение γ₁₁(t).

Для формирования напряжения γ₁₂(t)=F(t)Cld₁₂(t) выход 20 МФУ2.12 соединяют с входом а схемы И₃9, выход в которой соединяют с входом а схемы И₃10; вход с схемы И₃9 соединяют с выходом ГОПИ, вход с схемы И₃10 соединяют с выходом ГОПИ фиг. 23, в результате на выходе в схемы И₃10 формируют γ₁₂(t).

Для формирования напряжения γ₁₃(t)=F(t)Sld₁₃(t) выход 20 МФУ2.13 соединяют с входом а трех последовательно соединенных схем И₃11, И₃12, И₃13; входы управления с схем И₃11, И₃12, И₃13 соответственно соединяют с выходами , , ГОПИ, в результате на выходе в схемы И₃13 формируют γ₁₃(t).

Для формирования напряжения γ₁₄(t)=F(t)Cld₁₄(t) выход 20 МФУ2.14 соединяют с входом а схемы И₃14, выход в которой соединяют с входом а схемы И₃15; вход с схемы И₃14 соединяют с выходом ГОПИ, вход с схемы И₃15 соединяют с выходом ГОПИ фиг. 23, в результате на выходе в схемы И₃15 формируют γ₁₄(t).

В результате этих операций на выходах 20 схем МФУ1.1, МФУ1.3, МФУ1.15, МФУ2.2, МФУ2.4, МФУ2.8 и выходах в схем И₃1, И₃3, И₃4, И₃5, И₃7, И₃8, И₃10, И₃13, И₃15 получают все 15 произведений сигнала на функции изменений коэффициентов деления резистивных делителей RD1 и RD2.

На этапе приведения произведений сигнала F(t) на ортогональные функции изменений коэффициентов деления делителей (10) используют сумматоры на операционных усилителях фиг. 24, 25.

Для формирования сумм произведений

используют две схемы сумматора типа Σ1 фиг. 24. Вход а Σ1.1 (фиг. 23) соединяют с выходом 20 МФУ 1.1, а вход в сумматора Σ1.1 соединяют с выходом в схемы И₃1. На выходе с сумматора Σ1.1 получают. Аналогично вход а Σ1.3 (фиг. 23) соединяют с выходом 20 МФУ 1.3, а вход в Σ1.3 соединяют с выходом в схемы И₃3. На выходе с сумматора Σ1.3 получают

Для формирования разностей произведений

используют схемы сумматоров Σ2 фиг. 25.

Входы а сумматоров Σ2.1 и Σ2.4 соединяют соответственно с выходами 20 МФУ2.1 и МФУ2.4. Входы в сумматоров Σ2.1 и Σ2.4 соответственно соединяют с выходами в схем И₃3 и И₃10 на выходах с Σ2.1 и Σ2.4 формируют и .

Вход а сумматора Σ2.5 соединяют с выходом с И₃1, а вход в сумматора Σ2.5 соединяют с выходом в схемы И₃13. На выходе с схемы Σ2.5 формируют из (30). Вход а сумматора Σ2.6 соединяют с выходом в схемы И₃3, а вход в схемы Σ2.6 соединяют с выходом схемы И₃15. На выходе схемы Σ2.6 формируют .

Вход а сумматор Σ2.7 соединяют с выходом в схемы И₃4, а вход в схемы Σ2.7 соединяют с выходом 20 схемы МФУ1.15. На выходе с сумматора Σ2.7 формируют из (30).

В результате выполненных операций на выходах γ0(t), γ₁(t), γ₂(t), γ₃(t), γ₄(t), , , γ₇(t), γ₈(t), γ₉(t), γ₁₀(t), , , , , блока умножения сигнала на коэффициенты деления делителей (БУСКДД) формируют произведения сигнала F(t) на ортогональные функции изменения коэффициентов деления резистивных делителей RD1 и RD2 в соответствие (10).

На следующем этапе выполняют интегрирование полученных напряжений γ(t) фиг. 27 с помощью интеграторов 2.0-2.15 и схем отсчитывания и запоминания 3.0-3.16, используемых в [1] и [9] (Приложение 9. Стр. 161, 162). Затем с учетом коэффициентов, стоящих перед интегралами, в соответствии с (11) вычисляют коэффициенты разложения a₀-а₁₅ по ступенчатым пилообразным функциям (10).

При обратном преобразовании используют ГОПИ и БУСКДД (фиг. 27). Входы 16 модулей МФУ1 и МФУ2 БУСКДД2, в соответствии с нумерацией после точки, от 1 до 15 соединяют с выходами а₁-а₁₅ схем вычисления коэффициентов, на выходах которых эти коэффициенты представлены в виде напряжений. Второй блок БУСКДД2 на выходах формирует произведения коэффициентов разложения на функции (10). Выходы БУСКДД2 соединяют с входами сумматора 6 фиг. 27. На выходе сумматора получают восстановленный сигнал или фильтрованный, полагая один или несколько коэффициентов равными нулю.

Сравнивая сущность операций преобразования с использованием пилообразных напряжений [1] фиг. 26 с сущностью операций преобразования с использованием ортогональных ступенчатых пилообразно изменяющихся коэффициентов деления резистивных делителей находим:

- что при прямом преобразовании в предлагаемом способе и устройстве формирование (генерация) ступенчатых пилообразно изменяющихся коэффициентов деления резистивных делителей коренным образом отличаются от генерации пилообразных напряжений и обладает более высокой точностью формирования базисных ортогональных функций (10), так как резисторы делителей изготовляются гораздо точнее, чем конденсаторы в интеграторах [1]; кроме этого величины резисторов делителей напряжений при малых токах практически не зависят от температуры;

- в способе, основанном на применении пилообразных напряжений, на этапе формирования ортогонального базиса (Приложение 8) используют интеграторы на операционных усилителях, в обратной связи которых устанавливают конденсаторы, которые обладают достаточно большими погрешностями Приложение 4;

- умножение напряжения сигнала F(t) на коэффициенты деления резистивных делителей RD1 и RD2 не требует применения аналоговых схем на операционных усилителях в режимах с большими коэффициентами усиления, к тому же в предлагаемом способе и устройстве совмещены операция умножения сигнала и формирование базисных функций [10]. На этапе умножения напряжения сигнала F(t) на базисные пилообразные напряжения в [1] используются аналоговые умножители типа AD539, которые также построены на основе операционных усилителей;

- интегрирование и отсчитывание произведений напряжения сигнала F(t) на пилообразные напряжения и на коэффициенты деления резистивных делителей совпадают, за исключением того, что в схемах 10, 11-11, 15 [Приложение 5, фиг. 5, модули М01-M15] для вычисления коэффициентов преобразования устанавливаются другие номиналы резисторов делителей в соответствии с коэффициентами (11);

- для восстановления сигнала в способе и устройстве [1] используют также пилообразные напряжения, формируемые интеграторами на операционных делителях, обладающими такими же недостатками;

- при обратном преобразовании в предлагаемом устройстве вместо схем умножения на базе умножители AD539 используют схемы формирования изменений ступенчатых пилообразно изменяющихся коэффициентов резистивных делителей, объединенных в блок БУСКДД2 фиг. 27, как и при прямом преобразовании;, погрешность которых гораздо меньше интегратора и определяется точностью изготовления резисторов делителей;

- на этапе восстановления сигнала - суммирования произведений коэффициентов а₀-а₁₅ преобразования, представленных в виде напряжений, на базисные ступенчатые функции (10), используются идентичные схемы суммирования 6 прототипа [1] и [2] (Приложение 10, фиг. 5), отличающиеся в схемах только номиналами резисторов в сумматора 6 и устанавливаются в соответствии с (11).

Из сравнения одноименных операций преобразования с использованием пилообразных напряжений и преобразования с использованием ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений следует, что преобразования отличаются операциями формирования базисных функций и операциями умножения напряжения сигнала на базисные функции, как при прямом так и обратном преобразованиях.

В предлагаемых способе и устройстве с использованием ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений последовательность выполнения операций аналогична последовательности операций в устройстве преобразования [1], поэтому устройство, представленное в [1], наиболее близко к предлагаемому устройству, и поэтому выбрано в качестве прототипа.

Устройство прототипа, реализующее преобразование сигнала по пилообразным напряжениям, представлено в виде секвентного фильтра, который в равной мере используется как в преобразователях сигналов (вокодерах), так и в секвентных фильтрах (см. [1, 2]). Секвентный фильтр общего вида согласно [2] представлен схемой, приведенной в Приложении 9, фиг. 2.1.3-8, а секвентный фильтр, используемый в [1], в Приложении 10, фиг. 5.

Для выполнения преобразования с использованием ступенчатых пилообразно изменяющихся коэффициентов деления делителей блок 8 и схемы умножения 9.1-9.30 заменяют на блок умножения ступенчатых пилообразно изменяющихся коэффициентов деления делителей БУСКДД фиг. 26, в котором операции формирования ступенчатых напряжений совмещены с операцией умножения этих напряжений на входной сигнал. На выходах БУСКДД2 получают произведение напряжения сигнала F(t) на базисные ступенчатые пилообразно изменяющиеся напряжения (10).

Блоки интеграторов 2.0-2.15 и блоки отсчитывания и запоминания 3.0-3.15 в предлагаемом устройстве используют без изменений.

В блоках 4.0-4.15; 5 и 6 изменены номиналы резисторов сумматора R/k(0)-R/k(s), R в соответствии с коэффициентами (11).

В схемах вычисления коэффициентов преобразования 10, 11.1, 11.2, …, 11.15, (Приложение 10, фиг. 10) заменены величины резисторов (Приложение 11, фиг. 14) на значения, которые обеспечивают вычисление коэффициентов, стоящих перед интегралами, в (10).

В результате отмеченных дополнений и замены получена схема устройства преобразования сигнала с использованием ступенчатых пилообразно изменяющихся коэффициентов деления резистивных делителей напряжений, в которой выходы генератора однополярных прямоугольных импульсов ГОПИ соединяют с одноименными входами блока умножения ступенчатых коэффициентов деления делителей БУСКДД1 и БУСКДД2 фиг. 27. Выход источника сигнала F(t) соединяют параллельно с входами 16 МФУ БУСКДД1. На выходах БУСКДД1 формируют произведения напряжения сигнала F(t) на ортогональные ступенчатые пилообразно изменяющиеся коэффициенты деления делителей напряжения (10).

Выходы БУСКДД1 соединяют с одноименными входами интеграторов 2.1-2.15, кроме этого, выход источника сигнала F(t) соединяют с входом интегратора 2.0, в результате на выходах интеграторов 2.0-2.15 получают 16 значений интегралов J₀-J₁₅ на промежутках интегрирования 2l.

Выходы интеграторов 2.0-2.15 соответственно соединяют с входами отсчитывающих и запоминающих элементов 3.0-3.15. На выходах отсчитывающих и запоминающих элементов получают и сохраняют значения интегралов I₀-I₁₅ в виде напряжений.

Выходы отсчитывающих и запоминающих элементов 3.0-3.15 соединяют с входами схем вычисления коэффициентов преобразования 10, 11.1-11.15 (фиг. 27), на выходах этих схем в соответствии с (10) получают коэффициенты преобразования, начиная с а₀ по а₁₅ по ступенчатым пилообразно изменяющимся коэффициентам деления делителей напряжения (10).

Для выполнения обратного преобразования (фильтрации) фиг. 27 выходы а₀-а₁₅ схем вычисления коэффициентов преобразования 10.0, 11.1-11.15 соединяют соответственно с входами модулей 16.0-16.15 БУСКДД2. На выходах БУСКДД2 формируют параллельно произведения ортогональных ступенчато изменяющихся коэффициентов деления делителей напряжений (10) и коэффициентов преобразования а_n в виде напряжений. Выходы БУСКДД2 соединяют с входами 4.0-4.15 сумматора 6 на операционном усилителе, на выходе которого получают восстановленный сигнал .

Таким образом, схема преобразования с использованием ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений отличается от схемы преобразования с использованием пилообразных напряжений [1] следующими новыми блоками:

1. Генератором однополярных прямоугольных импульсов фиг. 5.

2. Схемами фиг. 10 и фиг. 11 формирования базисных функций (10), построенных на основе изменения коэффициентов деления резистивных делителей.

3. Схемами умножения базисных функций (10) на входной сигнал фиг. 10 и фиг. 11.

4. Схемой формирования однополярных прямоугольных импульсов, осуществляемой делителями частоты тактовых импульсов D1, D2, D3; дешифраторами D6-D9 и инверторами D4, D5, D10-D21.

На фиг. 23 приведена схема блока умножения сигнала F(t) на ортогональные ступенчатые пилообразно изменяющиеся коэффициенты делителя напряжений, включающая 15 модулей формирования и умножения, 15 схем инвертирования и 7 сумматоров приведения (10) к ортогональному виду.

Из (11) находим при l=1 коэффициенты, стоящие перед интегралами:

.

Умножая значения интегралов J₀-J₁₅ фиг. 23 на соответствующие коэффициенты получают значение коэффициентов преобразования а_n по ступенчатым пилообразно изменяющимся коэффициентам деления делителей напряжения (10).

Для вычисления а₀ используют резистивный делитель из двух последовательно соединенных одинаковых резисторов, а для всех остальных используют операционные усилители с соответствующими коэффициентами С_n усиления (Приложение 11, фиг. 14).

Предложенный способ отличается от преобразования по пилообразным функциям тем, что в преобразовании используются ступенчатые ортогональные функции в виде ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений, которые формируют путем управления ключами коммутации выходов резистивных делителей, приводят к ортогональному виду и умножают на напряжение сигнала F(t), интегрируют полученные в результате умножения напряжения на промежутках длинной 2l и, используя полученные значения интегралов, вычисляют значения коэффициентов преобразования а_n в виде напряжений;

- при обратном преобразовании (восстановлении, фильтрации) сигнала по ступенчатым пилообразным напряжениям:

- параллельно умножают ступенчатые ортогональные пилообразные напряжения, сформированные резистивными делителями, на напряжения, соответствующие значениям коэффициентов разложения;

- параллельно суммируют полученные напряжения, восстанавливают сигнал либо, положив отдельные коэффициенты равными нулю, фильтруют сигнал F(t).

Достигнутый технический результат заключается в уменьшении аппаратной среднеквадратичной погрешности, максимального уклонения восстановленного сигнала от исходного.

Промышленная применимость изобретения определяется тем, что предлагаемый способ практически реализуем в устройстве, которое может быть изготовлено на базе широко применяемых комплектующих изделий и технологического оборудования.

Данный способ и реализующее его устройство преобразования сигнала произвольной формы могут найти очень широкое применение в разнообразных областях (измерительная техника, связь, запись-воспроизведение аудио и видео-произведений и т.д.).

На основании вышеизложенного и по результатам проведенного патентно-информационного поиска считаем, что предлагаемый способ и устройство преобразования сигнала произвольной формы отвечают критериям «Новизна», «Изобретательский уровень» и «Промышленная применимость» и могут быть защищены патентом РФ на изобретение.

Графические материалы, поясняющие суть изобретения

Фиг. 1. Графики исходного сигнала F(t) и восстановленного G(t) с использованием пилообразных напряжений.

Фиг. 2. Графики исходного сигнала F(t) и восстановленного с использованием ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений.

Графики отражают близость методических погрешностей рассматриваемых способов.

Фиг. 3. Графики системообразующих (порождающий) ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений.

Фиг. 4. Графики упорядоченных по числу секвент 15 ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений.

Фиг. 5. Генераторы однополярных прямоугольных импульсов, в которой на выходах Q счетчиков сформированы частоты с коэффициентами деления 2, 4, 8, 18, 32, 64, 128, 256, 512 и 1024, а также дешифрированные параллельно четырех разрядные коды в импульсные последовательности напряжений, формируемых на одном из 16 выходов дешифраторов α_1.0-α_1.15; …;α_4.0-α_4.15. Для управления ключами делителей напряжений.

Фиг. 6-9. Графики входных напряжений четырех дешифраторов, иллюстрирующие характер изменения напряжений на входах ключей коммутации выходов делителей напряжений.

Фиг. 10. Схема модуля формирования умножения (МФУ1) ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжения, схожих с синусоидальными функциями.

Схема поясняет процесс формирования ступенчатых пилообразных изменений коэффициентов деления двух делителей напряжения и формирования умножения сигнала на ступенчатые функции (9).

Фиг. 11. Схема модуля формирования умножения (МФУ2) формирования ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений аналогичных изменению функции косинуса.

Фиг. 12 и фиг. 13. Графики изменения коэффициентов деления делителей RD1 и RD2 и напряжения на выходах этих делителей.

Фиг. 14 и фиг. 15. Графики напряжений управления ключами в МФУ1 формирования двуполярных ступенчатых пилообразно изменяющихся коэффициентов деления и их изменения знаков.

Фиг. 16 и фиг. 17. Графики формирования напряжений на выходе u₃ МФУ1 и выход самого модуля.

Фиг. 18 и фиг. 19. Графики изменений коэффициентов деления делителей в схеме формирования ступенчатых пилообразных коэффициентов деления напряжений, схожих с функциями косинуса.

Фиг. 20. Схема изменения знака напряжений для формирования функций с числами секвент 5, 6, 7, 9, 10, 11, 12, 13, 14.

Фиг. 21. График изменения коэффициентов деления с четырьмя секвентами как исходный график сигнала управления ключом s.

Фиг. 22. График изменения коэффициентов деления с пятью секвентами, формируемые схемой фиг. 20.

Фиг. 23. Схема блока умножения сигнала и коэффициентов деления делителей (БУСКДД).

Схема содержит три модуля формирования умножения МФУ1 и двенадцать моделей формирования умножения МФУ2, а также 15 схем изменения знака напряжений и семь схем суммирования, с помощью которых формируются ортогональные функции в виде ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений в соответствии с (10) и выполняется умножение на напряжение сигнала F(t).

Фиг. 24. Схема формирования напряжений. Схема выполняет приведение функций Sld₅(t) и Sld₁₁(t) к ортогональному виду:

.

Фиг. 25. Схема вычитания напряжений. Схема выполняет приведение функций Cld₆(t); Cld₁₂(t); Sld₁₃(t); Cld₁₄(t) и Sld₁₅(t) к ортогональному виду:

;

;

;

;

.

Фиг. 26. Схема устройства-прототипа преобразования с использованием пилообразных напряжений.

Фиг. 27. Предлагаемая схема преобразования сигнала произвольной формы с использованием ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений.

В предлагаемой схеме вновь введены:

- генератор однополярных импульсов (ГОПИ);

- два блока умножения сигнала и коэффициента деления делителей (БУСКДД), каждый из которых включает по 15 модулей формирования умножения (МФУ), в которых с помощью электронных ключей выполняются переключения выходов делителей напряжений и тем самым формируются ступенчатые пилообразно изменяющиеся коэффициенты деления в соответствие с (10). В схемах 10.0; 11.1-11.15 изменено несколько резисторов, а все остальные составляющие сохранены без изменений.

ИСТОЧНИКИ ИНФОРМАЦИИ

1. Горепекин А.В., Горепекин Р.А., Циклаури Д.З. Способ и устройство преобразования сигнала произвольной формы. Патент RU 2576591 С2, кл. G06F 17/14, дата публикации 10 марта 2016 г.

2. Хармут Х.Ф. Теория секвентного анализа. Основы и применения. - М.: Мир, 1980. - 576 с.

3. Добеши И. Десять лекций по вейвлетам. - Ижевск: НИЦ «Регулярная и хаотическая динамика», 2001. - 464 с.

4. Фолькенберри Л.М. Применение операционных усилителей и линейных ИС. - М.: Мир, 1985. - 572 с.

5. Микросхема AD539 умножения аналоговых сигналов. http://www/analog.com/static/imported-files/data_sheets/AD539/pdf.

6. Ермаков В.Ф. Устройство для выполнения преобразований Уолша (его варианты). Патент RU 2203506 С2, кл. G06F 17/14, дата публикации 27 апреля 2003 г.

7. Авторское свидетельство СССР №203911, кл. G06R 7/62, 1982.

8. Смирнов В.И. Курс высшей математики. Т.2, изд. 16 - М.: Из-во физ.-мат. лит-ры. 1958.

9. Шило В.Л. Популярные цифровые микросхемы. - М.: Радио и связь, 1987. - 352 с.

10. Справочное пособие под редакцией С.В. Якубовского. Аналоговые и цифровые интегральные микросхемы. - М.: Радио и связь, 1985. - 430 с.

1. Способ преобразования сигнала произвольной формы, содержащий при прямом преобразовании параллельное формирование напряжений Уолша, принимающих значения ±1, интегрирование этих напряжений, формирование базиса ортогональных пилообразных напряжений, умножение этих напряжений на напряжение сигнала, интегрирование напряжений от произведений пилообразных напряжений на напряжение сигнала, вычисление, отсчитывание и запоминание коэффициентов преобразования, при обратном преобразовании сигнала - умножение коэффициентов преобразования в виде напряжений на соответствующие пилообразные напряжения и суммирование полученных напряжений, восстанавливающее сигнал, отличающийся тем, что с помощью генератора однополярных прямоугольных импульсов и синхронных двоичных счетчиков формируют частоты однополярных прямоугольных импульсов с коэффициентами деления 2, 4, 8, 16, 32, 64, 128, 256, 512 и 1024, из которых с помощью четырех дешифраторов преобразуют параллельные четырехразрядные коды в напряжения логического уровня, появляющиеся на одном из шестнадцати выходов каждого дешифратора, с помощью этих напряжений и делителей, составленных из одинаковых резисторов, электронных ключей, коммутирующих выходы делителей напряжений, формируют ступенчатые пилообразно изменяющиеся во времени коэффициенты деления делителей напряжений в соответствии со следующим равенствами:

Cld₀(t)=1;

где t - время,

l - полупериод преобразования напряжения Sld₁ (t),

[…] - операция выделения целой части;

одновременно, в процессе формирования базисных функций, параллельно умножают напряжение сигнала F(t) на ортогональные ступенчатые пилообразно изменяющиеся коэффициенты деления делителей напряжения;

параллельно вычисляют значения интегралов от произведений сигнала и ортогональных ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений на промежутках длиной 2l;

из значений интегралов вычисляют значения коэффициентов преобразования по ступенчатым пилообразно изменяющимся коэффициентам деления делителей напряжений a_n в виде напряжений в соответствии с равенствами

при обратном преобразовании (восстановлении, фильтрации) сигнала по ступенчатым пилообразно изменяющимся коэффициентам деления делителей напряжений, составленных из одинаковых резисторов,

параллельно умножают ортогональные ступенчатые пилообразно изменяющиеся коэффициенты деления делителей напряжений на напряжения, соответствующие значениям коэффициентов преобразования по ортогональным ступенчатым пилообразно изменяющимся коэффициентам деления делителей напряжений, затем параллельно суммируют полученные напряжения, восстанавливают сигнал либо, положив отдельные коэффициенты a_n=0, фильтруют сигнал.

2. Устройство, реализующее способ преобразования сигнала произвольной формы, содержащее источник сигнала произвольной формы,

0-й, 1-й, 2-й, …, 15-й блоки интеграторов,

0-й, 1-й, 2-й, …, 15-й блоки отсчитывающих и запоминающих элементов,

0-й, 1-й, 2-й, …, 15-й резисторы,

резистор обратной связи, операционный усилитель,

выход источника сигнала произвольной формы через 0-й вход блока интеграторов подключен к входу 0-го блока отсчитывающих и запоминающих элементов;

выход 1-го блока интеграторов подключен к входу 1-го блока отсчитывающих и запоминающих элементов, выход 2-го блока интеграторов - к входу 2-го блока отсчитывающих и запоминающих элементов, …, выход 15-го блока интеграторов - к входу 15-го блока отсчитывающих и запоминающих элементов;

к входу операционного усилителя подключен выход 0-го резистора, 1-го резистора, 2-го резистора, …, 15-го резистора;

выход операционного усилителя, являющийся одновременно выходом устройства, подключен к входу резистора обратной связи;

отличающееся тем, что в него введены

генератор однополярных прямоугольных импульсов, в котором частоту тактовых импульсов с помощью трех синхронных счетчиков делят с коэффициентами 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024;

четырехразрядные выходы счетчиков, начиная с выхода коэффициента деления 2 и по 16, соединяют с входами первого дешифратора, который преобразует четырехразрядный код, поступающий на входы, в напряжение низкого логического уровня, появляющегося на одном из 16 выходов дешифратора, выходы первого дешифратора через инвертирующие схемы соединяют с входами управления ключей двух делителей напряжений модулей формирования ступенчатых пилообразно изменяющихся делителей напряжений;

выходы делителей частоты с коэффициентами деления 4-32 соединяют с входами второго дешифратора;

выходы делителей частоты с коэффициентами деления 8-64 соединяют с входами третьего дешифратора;

выходы делителей частоты с коэффициентами деления 16-128 соединяют с входами четвертого дешифратора;

выходы второго, третьего и четвертого дешифраторов через инвертирующие схемы соответственно соединяют с входами ключей делителей напряжений еще трех формирователей ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений;

выходы четырех инверторов 1.0-1.15; 2.0-2.15; 3.0-3.15; 4.0-4.15 дешифраторов соединяют с одноименными входами управления ключами коммутации делителей напряжений 15 модулей формирователей ортогональных ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений, объединенных в блок умножения сигнала на коэффициенты деления делителей напряжения при прямом преобразовании;

входы всех делителей напряжения модулей формирования и умножения соединяют параллельно и подключают к выходу источника сигнала, на 15 входах формируют произведения напряжения сигнала на ступенчатые пилообразно изменяющиеся коэффициенты деления делителей напряжений и подключают к входам 15 интеграторов, кроме этого выход источника сигнала подключают к входу нулевых интеграторов;

выходы интегратора соответственно с нумерацией подключают к входам схем отсчитывания и запоминания, выходы схем отсчитывания и запоминания подключают к входам схем вычисления коэффициентов разложения а₀-а₁₅;

для обратного преобразования:

выходы схем вычисления коэффициентов разложения а₁-а₁₅ соединяют с соответствующими входами 1-15 второго блока умножения сигнала ступенчатых пилообразно изменяющихся коэффициентов деления делителей напряжений,

выходы второго блока умножения соединяют с входами сумматора на операционном усилителе, кроме этого выход схемы вычисления коэффициента а₀ соединяют с входом нулевого резистора сумматора, на выходе сумматора получают восстановленный сигнал.